ヘルプセンターヘルプセンター

FPGA へのソフトウェアインターフェイスの構成

設計した IP コアに接続し、ターゲットハードウェアの組み込みプロセッサに展開するソフトウェアインターフェイスモデルの構成

ターゲットプラットフォームの組み込みプロセッサで実行されるアルゴリズムを含むソフトウェアインターフェイスモデルを作成します。入力は、テストおよび検証済みの IP コアモデルです。出力は、FPGA とプロセッサ間の通信を含むソフトウェアインターフェイスモデル、および SoC デバイスまたは Simulink^® Real-Time™ ターゲットマシンに搭載されている組み込みプロセッサに展開されるアルゴリズムです。ワークフローの詳細については、FPGA および SoC ハードウェアをターゲットにする方法の概要を参照してください。

Configure Hardware Software Interface Workflow

トピック

Choose a Method to Interact with IP Cores on Target Hardware
Choose a software interface method to interact with IP cores running on target hardware.
HDL IP コアを調査して迅速にプロトタイプを作成するためのソフトウェアインターフェイスモデルの生成
ソフトウェアインターフェイスモデルを生成して HDL IP コアと通信し、ラピッドプロトタイピングを実行する。
Generate Device Tree for IP Core
Generate device tree files that include the HDL Coder™ generated IP core.

注目の例

Debug a Zynq Design Using HDL Coder and Embedded Coder

Debug a Zynq Design Using HDL Coder and Embedded Coder

Debug a Zynq® design using HDL Coder™ and Embedded Coder® features.

スクリプトを開く

HDL Coder によるテストポイント信号のモデル化およびデバッグ

HDL Coder によるテストポイント信号のモデル化およびデバッグ

モデル内の信号にテストポイントを追加し、生成された HDL コードで、それらの信号をデバッグする方法を示す例。

スクリプトを開く

Zynq ボードを使用したライブオーディオ入力のオーディオフィルターの実行

Zynq ボードを使用したライブオーディオ入力のオーディオフィルターの実行

この例では、オーディオシステムをモデル化し、オーディオリファレンス設計を使用して Zynq® ボードに実装する方法を示します。

スクリプトを開く