HDL IP コアを調査して迅速にプロトタイプを作成するためのソフトウェアインターフェイスモデルの生成

SoC プラットフォーム向けのハードウェアソフトウェア協調設計ワークフローを実行する場合、DUT アルゴリズムの HDL IP コアを生成してから、IP コアを参照設計に統合します。SoC プラットフォーム向けのハードウェアソフトウェア協調設計ワークフローを参照してください。

HDL IP コアをターゲットハードウェアでテストするには、ソフトウェアインターフェイスモデルを生成します。ソフトウェアインターフェイスモデルは AXI ドライバーブロックを使用して、HDL IP コアの機能をエクスターナルモードシミュレーションでテストします。

前提条件

ZedBoard などの、ソフトウェアインターフェイスモデルを展開するターゲットプラットフォーム。
Xilinx^® Vivado^® などのサードパーティ製合成ツールの最新バージョン。HDL の言語サポートおよびサポートされるサードパーティ製ツールとハードウェアを参照してください。MATLAB^® セッションでは、関数 hdlsetuptoolpath を使用して、そのインストールされた合成ツールへのパスを設定します。
ソフトウェアインターフェイスモデルを生成している場合、Embedded Coder^® および Simulink^® Coder™ をインストールします。
ターゲットプラットフォームの HDL Coder™ サポートパッケージと Embedded Coder サポートパッケージをインストールします。MATLAB ツールストリップで、[ホーム] 、 [アドオン] 、 [アドオンの入手] ボタンをクリックします。アドオンの取得と管理を参照してください。

ソフトウェアインターフェイスの生成

IP コアの生成ワークフローを実行する場合、ホストインターフェイススクリプトとソフトウェアインターフェイスモデルを HDL ワークフローアドバイザーの UI またはコマンドラインで生成できます。

UI の [組み込みシステムの統合] 、 [ソフトウェアインターフェイスを生成] タスクから、[Simulink ソフトウェアインターフェイスモデルを生成] チェックボックスをオンにします。

Generate Software Interface task screen

スタンドアロン FPGA ボードをターゲットにしている場合、ソフトウェアインターフェイスモデルを生成できません。代わりに、AXI Manager ドライバーを使用して、ホストインターフェイススクリプトを生成して IP コアをテストできます。

[ターゲットのリファレンス設計を設定] タスクで、[Insert AXI Manager (HDL Verifier required)] をホストマシンと FPGA ボードの間の通信を行うインターフェイスに基づいて、[JTAG] または [Ethernet] に設定します。[Ethernet] の場合、[ボード IP アドレス] パラメーターを使用して FPGA ボードの IP アドレスを指定します。

メモ
既定では、[Ethernet] オプションは Artix^®-7 35T Arty ボード、Kintex^®-7 KC705 ボード、および Virtex^®-7 VC707 ボードでのみ使用できます。このオプションをイーサネット物理レイヤー (PHY) を備えた他の Xilinx ボードで有効にするには、HDL ワークフローアドバイザーツールを起動する前に、addEthernetMACInterface メソッドを使用して plugin_board ファイルに手動でイーサネットメディアアクセスコントローラー (MAC) ハブ IP を追加します。
[ソフトウェアインターフェイスを生成] タスクに対してワークフローを実行します。
[ソフトウェアインターフェイスを生成] タスクで、[ホストインターフェイススクリプトの生成] チェックボックスをオンにしてこのタスクを実行します。

コマンドラインで、HDL ワークフローアドバイザーの設定をスクリプトにエクスポートしてから、これらのプロパティをワークフロー構成オブジェクトと共に使用します。このスクリプトは、モデルとスクリプトを生成することで、ソフトウェアインターフェイスタスクの実行を指定します。RunTaskGenerateSoftwareInterface を false に設定してこのタスクをスキップする場合、モデルとスクリプトは生成されません。Configure and Run IP Core Generation Workflow with a Scriptを参照してください。

% Export Workflow Configuration Script

% ...

%% Load the Model
load_system('hdlcoder_led_blinking');

%% Model HDL Parameters
% Set Model HDL parameters

% ...

hdlset_param('hdlcoder_led_blinking', 'SynthesisTool', 'Xilinx Vivado');
hdlset_param('hdlcoder_led_blinking', 'Workflow', 'IP Core Generation');

% ...

% Set Workflow tasks to run
hWC.RunTaskGenerateSoftwareInterface = true;
hWC.GenerateSoftwareInterfaceModel = true;
hWC.GenerateHostInterfaceScript = true;

% ...

%% Run the workflow
hdlcoder.runWorkflow('hdlcoder_led_blinking/led_counter', hWC);

ソフトウェアインターフェイスモデル

SoC プラットフォームのワークフローを実行する場合は、HDL IP コア機能をテストするためにソフトウェアインターフェイスモデルが生成されます。Embedded Coder と Simulink Coder がインストールされている場合、モデルから組み込みコードを生成し、ARM^® プロセッサで実行可能ファイルをビルドして実行できます。スタンドアロン FPGA ボードをターゲットにする場合、ボードに組み込み ARM プロセッサがないため、ソフトウェアインスタンスモデルを生成できません。代わりに、AXI Manager を使用して、ホストインターフェイススクリプトを生成して IP コアをテストします。

生成されたソフトウェアインターフェイスモデルは、ターゲットプラットフォームインターフェイステーブルとリファレンス設計の設定に基づいて、元のモデルの DUT アルゴリズムを AXI ドライバーブロックに置き換えます。HDL IP コア機能をテストするには、モデルをエクスターナルモードでシミュレートして、ターゲットハードウェア上で実行します。モデルでは、既定で同時実行が有効になっています。これは、SoC プラットフォーム搭載のプロセッサによって複数のタスクが同時に実行されることを意味します。

ソフトウェアインターフェイスモデルには、接頭辞が gm_ で接尾辞が _interface の元のモデルと同じ名前が設定されます。HDL コード生成から生成されたモデルの接頭辞は gm_ です。このモデルをソフトウェアインターフェイスモデルとして使用していることを示すには、接頭辞を sm_ に変更します。

モデル hdlcoder_sfir_fixed_stream を開きます。このモデルは、Valid 信号を入力制御端子として挿入することで、sfir_fixed モデルを簡易 AXI4-Stream プロトコルにマッピングします。

openExample('hdlcoder_sfir_fixed_stream')

Streaming symmetric FIR filter model.

DUT サブシステムの HDL ワークフローアドバイザーを開きます。[ターゲットデバイスおよび合成ツールを設定] タスクで、[IP Core Generation] を [ターゲットワークフロー] として指定し、[ZedBoard] を [ターゲットプラットフォーム] として指定します。[このタスクを実行] をクリックします。
[ターゲットのリファレンス設計を設定] タスクで、[Default system with AXI4-Stream interface] を [ターゲットのリファレンス設計を設定] として指定します。[このタスクを実行] をクリックします。
[ターゲットインターフェイスを設定] タスクの [ターゲットプラットフォームインターフェイステーブル] で、DUT 端子をターゲットインターフェイスにマッピングします。[このタスクを実行] をクリックします。
[ソフトウェアインターフェイスを生成] タスクを右クリックして [選択したタスクまで実行] を選択します。ワークフローを実行して、ソフトウェアインターフェイスモデルを生成します。

生成されたソフトウェアインターフェイスモデルの名前は gm_hdlcoder_sfir_fixed_stream_interface.slx です。元のモデルはデータ端子 x_in_data と y_out_data のスカラー端子を使用するため、[ソフトウェアインターフェイスを生成] タスクにより、AXI4-Stream IIO ドライバーブロックがソフトウェアインターフェイスモデルで自動的に生成されないという警告が表示されます。Simulink ライブラリブラウザーで、ターゲットプラットフォームの Embedded Coder サポートパッケージライブラリからドライバーブロックを挿入するか、データ端子をベクトル信号にマッピングしてワークフローを再実行します。これに挿入されている AXI4-Stream IIO ドライバーブロックをもつソフトウェアインターフェイスモデルを確認するには、hdlcoder_sfir_fixed_stream_sw を開きます。モデルは、データ端子の AXI4-Stream IIO Write (Embedded Coder) ブロックと AXI4-Stream IIO Read (Embedded Coder) ブロックを使用します。フィルター端子は AXI4-Lite ドライバーブロックにマッピングされます。

openExample('hdlcoder_sfir_fixed_stream_sw')

Generated software interface model with additional AXI4-Stream Driver blocks mapped to DUT ports.

停止時間が inf のモデルを構成します。[ハードウェア] タブで、モデルに指定されているハードウェア設定を確認します。次にターゲットプラットフォームに接続し、アプリケーションをビルドして実行し、HDL IP コア機能を検証します。Zynq ワークフローでの AXI-Stream インターフェイスを使用したモデルの展開を参照してください。