Main Content

addInternalIOInterface

クラス: hdlcoder.ReferenceDesign
名前空間: hdlcoder

生成された IP コアと既存の IP コアとの間の内部 IO インターフェイスを追加して定義

このページをすべて展開する

構文

addInternalIOInterface('InterfaceID',interface_name,'InterfaceType', interface_type,'PortName',port_name,'PortWidth',port_width,'InterfaceConnection',interface_connection)

説明

addInternalIOInterface('InterfaceID',interface_name,'InterfaceType', interface_type,'PortName',port_name,'PortWidth',port_width,'InterfaceConnection',interface_connection) は、生成された IP コアとリファレンス設計の他の IP コアとの間の内部 IO インターフェイスを追加して定義します。

HDL ワークフロー アドバイザーでは、内部 IO インターフェイスがあるカスタム リファレンス設計をターゲットにする場合、DUT 端子を内部 IO インターフェイスにマッピングしなければなりません。ターゲット プラットフォーム インターフェイス テーブルで内部 IO インターフェイスを未割り当てのままにすることはできません。

入力引数

すべて展開する

カスタムの内部 IO インターフェイスの名前。文字ベクトルとして指定します。HDL ワークフロー アドバイザーでカスタム リファレンス設計を選択するときに、この名前がターゲット プラットフォーム インターフェイス テーブルにオプションとして表示されます。

例: 'MyCustomInternalInterface'

生成された IP コアに対するインターフェイスの方向。文字ベクトルとして指定します。

たとえば、インターフェイスが生成された IP コアに対する入力である場合、interface_type を 'IN' に設定します。

HDL コード内の生成された IP コアの端子の名前。文字ベクトルとして指定します。

例: 'MyIPCoreInternalIOInterfacePort'

生成された IP コアの端子のビット幅。整数として指定します。フラットにした語長が 128 ビットを超える DUT 端子を使用できます。語長が 128 ビットを超える DUT 端子をモデル化するには、ベクトル データ型を使用します。たとえば、512 ビットのデータ端子をモデル化するには、128 ビットの 4 つのスカラー端子で構成されるベクトル端子を使用します。

生成された IP コアの端子と接続する内部 IO インターフェイスの端子。文字ベクトルとして指定します。内部 IO インターフェイスの端子はリファレンス設計の既存の端子です。その端子のビット幅は port_width と一致しなければなりません。

内部 IO インターフェイスの端子の形式は合成ツールによって異なります。

合成ツール形式の例

Altera® Quartus II

'internal_ip_0.In0'

Xilinx® Vivado®

'internal_ip_0/In0'

Xilinx ISE

'internal_In0'

例: 'internal_ip_0.In0'

例: 'internal_ip_0/In0'

例: 'internal_In0'

バージョン履歴

R2015b で導入

参考

トピック