Main Content

このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

Simulink Real-Time FPGA I/O モジュール

Simulink® Real-Time™ FPGA I/O モジュールの HDL コードの生成と展開 (Simulink Real-Time が必要)

Speedgoat® I/O モジュールに展開する FPGA プログラミング ファイルと Simulink Real-Time FPGA I/O インターフェイスを生成できます。Speedgoat Simulink プログラム可能 I/O モジュール向けの IP コアの生成ワークフローを参照してください。

クラス

すべて展開する

hdlcoder.BoardSoC カスタム ボードを記述するボード登録オブジェクト
hdlcoder.WorkflowConfigConfigure HDL code generation and deployment workflows
hdlcoder.ReferenceDesignSoC リファレンス設計を記述するリファレンス設計登録オブジェクト

関数

すべて展開する

socExportReferenceDesignExport custom reference design for HDL Workflow Advisor (R2020a 以降)
addExternalIOInterfaceボード オブジェクトの外部 IO インターフェイスを定義
addExternalPortInterfaceボード オブジェクトの外部端子インターフェイスを定義する
addInternalIOInterface生成された IP コアと既存の IP コアとの間の内部 IO インターフェイスを追加して定義
addAXI4MasterInterfaceAXI4 Master インターフェイスを追加して定義する
addAXI4SlaveInterfaceAXI4 スレーブ インターフェイスを追加して定義する
addAXI4StreamInterfaceAXI4-Stream インターフェイスを追加する (R2020a 以降)
addAXI4StreamVideoInterfaceAdd AXI4-Stream Video interface (R2020a 以降)
addClockInterfaceAdd clock and reset interface
addCustomEDKDesignXilinx EDK MHS プロジェクト ファイルの指定
addCustomQsysDesignAltera Qsys プロジェクト ファイルの指定
addCustomVivadoDesignXilinx Vivado のエクスポートしたブロック設計 Tcl ファイルの指定
addIPRepositoryInclude IP modules from your IP repository folder in your custom reference design
addParameterリファレンス設計のカスタム パラメーターを追加して定義する
validateReferenceDesignリファレンス設計オブジェクトのプロパティの値をチェック
validateBoardCheck property values in board object

トピック

トラブルシューティング

IP コアの生成ワークフローと Simulink Real-Time FPGA I/O ワークフローでのタイミング エラーの解決

Vivado ベースのボードでの IP コアの生成ワークフローまたは Simulink Real-Time FPGA I/O ワークフローの [FPGA ビットストリームのビルド] ステップにおけるタイミング エラーを解決します。