このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。
Simulink Real-Time FPGA I/O モジュール
Simulink®
Real-Time™ FPGA I/O モジュールの HDL コードの生成と展開 (Simulink
Real-Time が必要)
Speedgoat® I/O モジュールに展開する FPGA プログラミング ファイルと Simulink Real-Time FPGA I/O インターフェイスを生成できます。Speedgoat Simulink プログラム可能 I/O モジュール向けの IP コアの生成ワークフローを参照してください。
クラス
関数
トピック
- Speedgoat Simulink プログラム可能 I/O モジュール向けの IP コアの生成ワークフロー
Speedgoat I/O モジュールを含む IP コアの生成ワークフローを使用し、IP コアをリファレンス設計に組み込む。
- ターゲット FPGA ボードまたは SoC デバイスのプログラム
ターゲット Intel または Xilinx ハードウェアをプログラムする方法。
- Simscape 2 レベル コンバーター モデル用の Simulink Real-Time インターフェイス サブシステムの生成
Simscape™ モデルから HDL コードおよび Simulink Real-Time インターフェイス モデルを生成。
- HDL ワークフロー アドバイザーでの Speedgoat FPGA のサポート
Speedgoat FPGA I/O モジュール搭載の FPGA の Simulink アルゴリズムを実装する。
- PCIe インターフェイスへのバス データ型のマッピング
DUT インターフェイス端子でバス データ型を使用する場合、インターフェイス端子を PCIe インターフェイスに直接マッピングできます。
トラブルシューティング
IP コアの生成ワークフローと Simulink Real-Time FPGA I/O ワークフローでのタイミング エラーの解決
Vivado ベースのボードでの IP コアの生成ワークフローまたは Simulink Real-Time FPGA I/O ワークフローの [FPGA ビットストリームのビルド] ステップにおけるタイミング エラーを解決します。