Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

Simulink Real-Time FPGA I/O モジュール

Simulink® Real-Time™ FPGA I/O モジュールの HDL コードの生成と展開 (Simulink Real-Time が必要)

Speedgoat ボードに展開する FPGA プログラミング ファイルと Simulink Real-Time FPGA I/O インターフェイスを生成できます。Speedgoat Simulink プログラム可能 I/O モジュール向けの IP コアの生成ワークフローを参照してください。

クラス

すべて展開する

hdlcoder.BoardBoard registration object that describes SoC custom board
hdlcoder.WorkflowConfigConfigure HDL code generation and deployment workflows
hdlcoder.ReferenceDesignReference design registration object that describes SoC reference design

関数

すべて展開する

socExportReferenceDesignExport custom reference design for HDL Workflow Advisor
addExternalIOInterfaceDefine external IO interface for board object
addExternalPortInterfaceDefine external port interface for board object
addInternalIOInterfaceAdd and define internal IO interface between generated IP core and existing IP cores
addAXI4MasterInterfaceAdd and define AXI4 Master interface
addAXI4SlaveInterfaceAdd and define AXI4 slave interface
addAXI4StreamInterfaceAdd AXI4-Stream interface
addAXI4StreamVideoInterfaceAdd AXI4-Stream Video interface
addClockInterfaceAdd clock and reset interface
addCustomEDKDesignSpecify Xilinx EDK MHS project file
addCustomQsysDesignSpecify Altera Qsys project file
addCustomVivadoDesignSpecify Xilinx Vivado exported block design Tcl file
addIPRepositoryInclude IP modules from your IP repository folder in your custom reference design
addParameterAdd and define custom parameters for your reference design
validateReferenceDesignCheck property values in reference design object
validateBoardCheck property values in board object

トピック

Speedgoat Simulink プログラム可能 I/O モジュール向けの IP コアの生成ワークフロー

Speedgoat I/O モジュールを含む IP コアの生成ワークフローを使用し、IP コアをリファレンス設計に組み込む。

ターゲット FPGA ボードまたは SoC デバイスのプログラム

ターゲット Intel または Xilinx ハードウェアをプログラムする方法。

Simscape 2 レベル コンバーター モデル用の Simulink Real-Time インターフェイス サブシステムの生成

Simscape™ モデルから HDL コードおよび Simulink Real-Time インターフェイス モデルを生成。

HDL ワークフロー アドバイザーでの Speedgoat FPGA のサポート

Speedgoat FPGA I/O モジュール搭載の FPGA の Simulink アルゴリズムを実装する。

トラブルシューティング

IP コアの生成ワークフローと Simulink Real-Time FPGA I/O ワークフローでのタイミング エラーの解決

Vivado ベースのボードでの IP コアの生成ワークフローまたは Simulink Real-Time FPGA I/O ワークフローの [FPGA ビットストリームのビルド] ステップにおけるタイミング エラーを解決します。

注目の例