Main Content

addCustomVivadoDesign

クラス: hdlcoder.ReferenceDesign
パッケージ: hdlcoder

Xilinx Vivado のエクスポートしたブロック設計 Tcl ファイルの指定

構文

addCustomVivadoDesign('CustomBlockDesignTcl',bd_tcl_file)

説明

addCustomVivadoDesign('CustomBlockDesignTcl',bd_tcl_file) は、Xilinx® Vivado® 組み込みシステム設計を含む、エクスポートしたブロック設計 Tcl ファイルを指定します。このメソッドは、合成ツールが Xilinx Vivado の場合に使用します。

入力引数

すべて展開する

Xilinx Vivado 組み込みシステム設計プロジェクトからエクスポートしたブロック設計 Tcl ファイル。文字ベクトルとして指定します。Tcl ファイルの名前は Vivado ブロック線図の名前と同じである必要があります。

例: 'system_top.tcl'

ヒント

  • カスタムのブロック設計 Tcl ファイルに AXI Master IP が複数ある場合は、それらの AXI Master IP が同じ AXI Interconnect IP に接続されていることを確認する必要があります。この Interconnect に HDL IP コアの AXI4 スレーブ インターフェイスも接続されます。

  • 合成ツールが Xilinx ISE の場合は addCustomEDKDesign メソッドを使用します。

  • 合成ツールが Altera® Quartus II の場合は addCustomQsysDesign メソッドを使用します。

バージョン履歴

R2015a で導入