addCustomQsysDesign

クラス: hdlcoder.ReferenceDesign
パッケージ: hdlcoder

Altera Qsys プロジェクト ファイルの指定

構文

addCustomQsysDesign('CustomQsysPrjFile',qsys_project_file)


説明

addCustomQsysDesign('CustomQsysPrjFile',qsys_project_file) は、Altera^® Qsys 組み込みシステム設計を含む Qsys プロジェクト ファイルを指定します。このメソッドは、合成ツールが Altera Quartus^® II の場合に使用します。

入力引数

qsys_project_file — Qsys プロジェクト ファイル

文字ベクトル

Altera Qsys 組み込みシステム設計の Qsys プロジェクト ファイル。文字ベクトルとして指定します。

例: 'system_soc.qsys'

ヒント

• カスタムの Qsys プロジェクト ファイルに AXI Master IP が複数ある場合は、それらの AXI Master IP が同じ AXI Interconnect IP に接続されていることを確認する必要があります。この Interconnect に HDL IP コアの AXI4 スレーブ インターフェイスも接続されます。

• 合成ツールが Xilinx^® Vivado^® の場合は addCustomVivadoDesign メソッドを使用します。

• 合成ツールが Xilinx ISE の場合は addCustomEDKDesign メソッドを使用します。

バージョン履歴

R2015a で導入

参考

addCustomEDKDesign | addCustomVivadoDesign | hdlcoder.ReferenceDesign

トピック

• Define Custom Board and Reference Design for Intel SoC Workflow
• カスタム ボードの登録
• カスタム リファレンス設計の登録
• ボードおよびリファレンス設計の登録システム