このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

addAXI4MasterInterface

クラス: hdlcoder.ReferenceDesign
名前空間: hdlcoder

AXI4 Master インターフェイスを追加して定義する

このページをすべて展開する

構文

addAXI4MasterInterface(InterfaceConnection',Interface_Connection)
addAXI4MasterInterface(InterfaceConnection',Interface_Connection,'TargetAddressSegments',Target_Address_Segments)
addAXI4MasterInterface(InterfaceConnection',Interface_Connection, Name,Value)
addAXI4MasterInterface(InterfaceConnection',Interface_Connection,'TargetAddressSegments',Target_Address_Segments, Name,Value)

説明

addAXI4MasterInterface(InterfaceConnection',Interface_Connection) は Intel® Qsys リファレンス設計用の AXI4 Master インターフェイスを追加して定義します。

addAXI4MasterInterface(InterfaceConnection',Interface_Connection,'TargetAddressSegments',Target_Address_Segments) は Xilinx® Vivado® リファレンス設計用の AXI4 Master インターフェイスを追加して定義します。

addAXI4MasterInterface(InterfaceConnection',Interface_Connection, Name,Value) は、1 つ以上の Name,Value ペア引数で追加オプションを指定して、Intel Qsys リファレンス設計用の AXI4 Master インターフェイスを追加して定義します。

addAXI4MasterInterface(InterfaceConnection',Interface_Connection,'TargetAddressSegments',Target_Address_Segments, Name,Value) は、1 つ以上の Name,Value ペア引数で追加オプションを指定して、Xilinx Vivado リファレンス設計用の AXI4 Master インターフェイスを追加して定義します。

入力引数

すべて展開する

AXI4 Master インターフェイスに接続されているリファレンス設計端子の名前。文字ベクトルとして指定します。

例: 'axi_interconnect_1/S01_AXI'

Xilinx Vivado リファレンス設計のターゲット アドレス セグメント。文字ベクトルとして指定します。ターゲット アドレス セグメントの形式は {'SegmentName', low address, range} です。範囲には 2 のべき乗の値を使用する必要があります。

例: '{{'mig_7series_0/memmap/memaddr',hex2dec('40000000'),hex2dec('40000000')}}'

ヒント

複数の AXI4 Master インターフェイスをリファレンス設計に追加するには、追加するインターフェイスの数に応じて addAXI4MasterInterface メソッドを複数回呼び出します。追加のインターフェイスごとに、固有の InterfaceID を指定します。

名前と値の引数

すべて展開する

オプションの引数ペアを Name1=Value1,...,NameN=ValueN で指定します。Name は引数名で、Value は対応する値です。名前と値の引数は他の引数の後に指定しなければなりませんが、ペアの順序は重要ではありません。

R2021a より前では、名前と値をそれぞれコンマを使って区切り、Name を引用符で囲みます。

リファレンス設計に追加する AXI4 Master インターフェイスの名前。文字ベクトルとして指定します。複数の AXI4 Master インターフェイスを作成する場合は、必ずインターフェイスごとに固有の名前を使用してください。

例: 'AXI4 Master 1'

AXI4 Master インターフェイスで読み取りチャネルをサポートするかどうかを Boolean として指定します。

例: 'ReadSupport','true' は AXI4 Master 読み取りインターフェイス接続のサポートを指定します。

AXI4 Master インターフェイスで書き込みチャネルをサポートするかどうかを Boolean として指定します。

例: 'WriteSupport','true' は AXI4 Master 書き込みインターフェイス接続のサポートを指定します。

AXI4 Master インターフェイスで転送される Data 信号の最大幅。整数として指定します。

例: 'MaxDataWidth',32 は、32 ビットの最大データ幅を指定します。

AXI4 Master インターフェイスの読み取りと書き込みのアドレスの幅。整数として指定します。

例: 'AddrWidth',32 は、32 ビットのアドレス サイズを指定します。

AXI4 Master 読み取りインターフェイスの既定の開始アドレス。整数として指定します。

例: 'DefaultReadBaseAddr',hex2dec('40000000') は開始読み取りアドレスとして hex2dec('40000000') を指定します。

AXI4 Master 書き込みインターフェイスの既定の開始アドレス。整数として指定します。

例: 'DefaultReadBaseAddr',hex2dec('41000000') は開始書き込みアドレスとして hex2dec('41000000') を指定します。

AXI4 Master インターフェイスがメモリ領域に接続されるかどうかを指定します。true または false として指定します。IP コア AXI4 Master インターフェイスでデバイス ツリー生成を有効にするには、この値を true に設定します。

例: 'HasMemoryConnection'=true

データ型: logical

AXI4 Master インターフェイスおよびプロセッサからアクセス可能なメモリの領域。数値配列として指定します。該当する領域を使用して AXI4 Master インターフェイスでデータを交換します。範囲タプルのアドレスとしてメモリ領域を指定します。複数のアクセス可能なメモリ領域がある場合は、N 行 2 列の行列を指定します。ここで、各行は範囲タプルのアドレスです。

例: ProcessorAccessibleMemoryRegion=[0x80000000 0x200000]

例: ProcessorAccessibleMemoryRegion=[0x80000000 0x200000;0xA0000000 0x200000]

登録されているデバイス ツリーにおけるプロセッサからアクセス可能なメモリ領域の参照。文字ベクトル、string、string 配列、または文字ベクトルの cell 配列として指定します。登録されているデバイス ツリー内の対応するメモリ領域ノードの名前に一致するように値を設定します。デバイス ツリー内のメモリ領域ノードのアドレス空間は、ProcessorAccessibleMemoryRegion で定義されたアドレス空間と同じでなければなりません。複数のメモリ領域がある場合は、参照ノードのリストを指定します。デバイス ツリー ノードへの参照は "&" で始まる必要があります。ラベルでノードを参照するには、ラベルの前に "&" を指定します。たとえば、"&myLabel" のようにします。ノードをパスで参照するには、"&{"and"}" 内にパスを指定します。たとえば、"&{/myNode/childNode}" のようにします。

例: DeviceTreeMemoryRegionNode="&plmem"

例: DeviceTreeMemoryRegionNode=["&plmem","&sharedmem"]

バージョン履歴

R2017b で導入

参考

| |

トピック