このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。
基本的な HDL アルゴリズム
R2026aHDL Coder ブロック ライブラリには、Simulink モデル化環境に追加して、HDL アルゴリズムを開発できる多くの基本的なブロックが含まれます。これらのブロックには、入力ソース、出力シンクや、数学演算および三角演算など、簡単なものから複雑なものまで実行するブロックが含まれます。
Simulink ライブラリ ブラウザーを絞り込んで HDL でサポートされたブロックのみを表示するには、「hdllib」と入力します。この節に記載されているブロックには、[HDL Coder] ライブラリでのみ使用可能なブロックが含まれます。Add および Product などのブロックは、ライブラリ ブラウザーの [Simulink] ライブラリにあります。
HDL コード生成でサポートされている Simulink ブロックのフィルターされたリストについては、Simulink ブロックのリスト (HDL コード生成) を参照してください。
関数
hdllib | HDL コード生成と互換性のあるブロックを表示する |
チェック
ブロック
 | Bit Concat | 最大 128 の入力語を単一の出力に連結 |
 | Bit Reduce | 入力信号のすべてのビットをシングル ビットにする AND、OR、または XOR ビット リダクション |
 | Bit Rotate | 入力信号をビット位置で回転 |
 | Bit Shift | 入力信号の論理シフトまたは算術シフト |
 | Bit Slice | 入力信号から連続ビットのフィールドを返す |
 | Bits to Word | Convert vector of bits to integer (R2023a 以降) |
 | Word to Bits | Converts real numbers to vector of bits (R2023a 以降) |
 | Sine HDL Optimized and Cosine HDL Optimized | HDL コード生成用に最適化されたルックアップ テーブル法を使用して固定小数点の正弦波と余弦波を実装 |
 | HDL Counter | フリーランまたはカウント制限ハードウェア カウンター |
 | Atan2 | CORDIC 近似手法を使用して Atan2 演算を計算し、レイテンシを加味してシミュレートする |
 | Sin | CORDIC 近似手法を使用して正弦演算を計算し、レイテンシを加味してシミュレートする |
 | Cos | Compute cosine operation using CORDIC approximation method and simulate with latency |
 | Cos+jSin | Compute Cos+jSin operation using CORDIC approximation method and
simulate with latency |
 | SinCos | Compute SinCos operation using CORDIC approximation method and
simulate with latency |
 | rSqrt | Compute reciprocal square-root operation and simulate with latency |
 | Sqrt | Compute Sqrt operation and simulate with latency |
 | SqrtLUT | Compute square-root operation using lookup table (R2026a 以降) |
 | Divide | Compute division operation and simulate with latency |
 | Reciprocal | Compute reciprocal operation and simulate with latency |
トピック
基本的なモデル化
- HDL Coder によるテスト ポイント信号のモデル化およびデバッグ
モデル内の信号にテスト ポイントを追加し、生成された HDL コードで、それらの信号をデバッグする方法を示す例。 - 調整可能なパラメーターの DUT 端子を生成する
調整可能なパラメーターの DUT 端子を生成する。 - 注釈またはコメント付きの HDL コードの生成
生成された HDL コードへの DocBlock およびモデルの注釈を使用した注釈の追加方法。 - 生成された VHDL コードのベクトル端子のスカラー化
モデル全体または DUT レベルのベクトル信号を、生成された VHDL コードまたは SystemVerilog コードのスカラー信号の構造体にフラット化する。 - Float Typecast ブロックでのシミュレーションと HDL コードの生成
Float Typecast ブロックを使用して入力を浮動小数点または固定小数点にキャストする。
サポートするデータ型
- サポートされているデータ型とスコープ
HDL コード生成にサポートされた MATLAB® データ型およびスコープ - 信号タイプとデータ型のサポート
HDL コード生成でサポートされている信号タイプとデータ型
注目の例
HDL Coder を使用した制御信号ベースの数学関数の実装
HDL Coder™ の HDLMathLib には、制御信号ベースの固定小数点数学関数をもつブロックがあります。ブロックには入出力データが有効かどうかを示す制御信号があります。これらのブロックをレイテンシを加味してシミュレートすることもできます。
Implement Sqrt Block with Control Signals
Implement the control-signal based Square root block and use it to generate HDL code.
Implement rSqrt Block with Control Signals
Implement the control-signal based reciprocal square root block and use it to generate HDL code.
Implement Divide Block with Control Signals
Implement the control-signal based Divide block and use it to generate HDL code.
Implement Reciprocal Block with Control Signals
Implement the control-signal based Reciprocal block and use it to generate HDL code.
Implement Atan2 Block with Control Signals
Implement the control-signal based Atan2 block and use it to generate HDL code.
Implement Sine and Cosine Block with Control Signals
Implement the control-signal based SinCos block and use it to generate HDL code.
Convert Input Vector of Bits to Integer
Use the Bits to Word block in a Simulink® Model that converts vector of bits to an unsigned integer. You also generate HDL code for the model.
Convert Integer to Vector of Bits
Implement the Word to Bits block in a Simulink® Model that converts an integer to a vector of bits. You also generate HDL code for the model.
