Sine HDL Optimized and Cosine HDL Optimized

HDL コード生成用に最適化されたルックアップテーブル法を使用して固定小数点の正弦波と余弦波を実装

ライブラリ:
HDL Coder / Lookup Tables

説明

Sine HDL Optimized ブロックと Cosine HDL Optimized ブロックは、4 分の 1 波長の対称を使用したルックアップテーブル法を使用して固定小数点の正弦波または余弦波を実装します。

HDL 実装の効率を最大限に高めるには、要素の数を正確な 2 のべき乗にしてブロックを構成します。[ブロックパラメーター] ダイアログボックスで、[データ点数] に正確な 2 のべき乗の整数を指定します。つまり、ルックアップテーブルのデータ点が (2^n) (n は整数) になるように指定します。既定では、[データ点数] は 64 です。

[データ点数] に 2 のべき乗を指定すると、HDL コード生成後にリセットのないレジスタの前にルックアップテーブルが配置されます。ルックアップテーブルのブロックとリセットのないレジスタの組み合わせは、ターゲットデバイスの RAM に効率的にマッピングされます。

[出力式] パラメーターの選択に応じて、入力信号の次の関数をブロックで出力できます。

sin(2πu)
cos(2πu)
exp(i2πu)
sin(2πu) と cos(2πu)

[テーブルのデータ型] パラメーターを使用して、固定小数点出力データ型の語長を指定します。出力の小数部の長さは、出力の語長から 2 を引いた値になります。

端子

入力

すべて展開する

Input — 正弦波または余弦波を実装する入力信号
実数値の信号

入力信号 u。実数値のスカラー、ベクトル、または行列として指定します。

出力

すべて展開する

**sin(2piu)** — 固定小数点正弦波
実数値の固定小数点信号

固定小数点正弦波。ルックアップテーブル法を使用して実装されます。

依存関係

この端子は、[出力式] が [sin(2*pi*u)] または [sin(2*pi*u) and cos(2*pi*u)] に設定されている場合に有効になります。

データ型: fixed point

**cos(2piu)** — 固定小数点余弦波
実数値の固定小数点信号

固定小数点余弦波。ルックアップテーブル法を使用して実装されます。

依存関係

この端子は、[出力式] が [cos(2*pi*u)] または [sin(2*pi*u) and cos(2*pi*u)] に設定されている場合に有効になります。

データ型: fixed point

**exp(j2pi*u)** — 複素指数
複素数値の固定小数点信号

複素指数。ルックアップテーブル法を使用して実装されます。

依存関係

この端子は、[出力式] が [exp(j*2*pi*u)] に設定されている場合に有効になります。

データ型: fixed point

パラメーター

すべて展開する

出力式 — 出力する信号を選択
`cos(2piu)` | `sin(2piu)` | `exp(j2piu)` | `sin(2piu) and cos(2pi*u)`

出力する信号を選択します。

データ点数 — ルックアップテーブルから取得するデータ点の数を指定
`64` (既定値) | `integer, greater than or equal to 2`

ルックアップテーブルから取得するデータ点の数を指定します。ルックアップテーブルのデータ点が (2^n) (n は整数) になるように指定すると、実装が最も効率的になります。

テーブルのデータ型 — テーブルのデータ型を指定
`fixdt(0,16,15)` (既定値) | `fixed point expression`

テーブルのデータ型を指定します。データ型として評価される式 (例: fixdt(1,16,0)) を指定できます。

[データ型アシスタントを表示] ボタンをクリックして [データ型アシスタント] を表示すると、テーブルのデータ型の設定に役立ちます。

データ型アシスタント — データ型指定のモードを選択
`Fixed point` (既定値) | `Expression`

データ型指定のモードを選択します。[式] を選択する場合、データ型として評価される式 (例: fixdt(1,16,0)) を指定します。

[固定小数点] を選択する場合は、[データ型アシスタント] のオプションを使用して固定小数点データ型を指定できます。[固定小数点] モードでは、2 進小数点スケーリングを選択し、符号属性、語長、小数部の長さ、およびデータ型オーバーライドの設定を指定できます。

RAM 遅延のシミュレート — 単位遅延を挿入
`off` (既定値) | `on`

このチェックボックスをオンにすると、リセットのない単位遅延が挿入されます。この遅延は Simulink^® モデリング環境でシミュレートできます。HDL コードを生成すると、ブロックの後にリセットなしのレジスタが挿入されます。ルックアップテーブルとリセットなしのレジスタの組み合わせは、ターゲットハードウェアの RAM にマッピングされます。

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加の構成オプションがあります。

HDL アーキテクチャ

HDL コードは、Simulink ブロックパラメーターで指定した 1/4 波形のルックアップテーブルを使用して Sine HDL Optimized ブロックまたは Cosine HDL Optimized ブロックを実装します。

HDL ブロックプロパティ

一般
ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は `0` です。詳細については、ConstrainedOutputPipelineを参照してください。
InputPipeline	生成されたコードに挿入する入力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、InputPipelineを参照してください。
MapToRAM	ルックアップテーブル (LUT) を RAM にマッピングします。既定の設定は `[オン]` です。MapToRAMも参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、OutputPipelineを参照してください。

制限と考慮事項

ブロックの出力に Delay ブロックがあり、[データ点数] が 1024 より大きいと、ブロックはターゲット周波数が 400 MHz を超える場合にブロック RAM にマッピングされません。

Sine HDL Optimized and Cosine HDL Optimized

説明

端子