最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

階層設計と同期ハードウェアの動作

State Control ブロックを使用したサブシステムおよび階層 HDL 設計の作成

HDL Coder ブロック ライブラリには、Simulink® モデル化環境に追加して、HDL アルゴリズムを開発できる多くのブロックが含まれます。大規模な設計のモデル化を行うには、モデルをサブシステムに分割して階層設計を作成します。同期ハードウェアの動作についてとハードウェア親和型の HDL コードを生成するには、サブシステム内部の State Control ブロックを使用します。

Simulink ライブラリ ブラウザーを絞り込んで HDL でサポートされたブロックのみを表示するには、hdllib と入力します。この節に記載されているブロックには、[HDL Coder] ライブラリでのみ使用可能なブロックが含まれます。Foreach Subsystem および Atomic Subsystem などのブロックは、ライブラリ ブラウザーの [Simulink] ライブラリにあります。

HDL コード生成でサポートされている Simulink ブロックのフィルターされたリストについては、Simulink ブロックのリスト (HDL コード生成) を参照してください。

関数

hdllibHDL コード生成と互換性のあるブロックの表示

Simulink コンフィギュレーション パラメーター

すべて展開する

ブロック

すべて展開する

Unit Delay Enabled SynchronousDelay input signal by one sample period when external Enable signal is true
Unit Delay Resettable SynchronousDelay input signal by one sample period when external Reset signal is false
Unit Delay Enabled Resettable SynchronousDelay input signal by one sample period when external Enable signal is true and external Reset signal is false
State ControlSpecify synchronous reset and enable behavior for blocks with state
Synchronous SubsystemRepresent subsystem that has synchronous reset and enable behavior
Enabled Synchronous SubsystemRepresent enabled subsystem that has synchronous reset and enable behavior
Resettable Synchronous SubsystemRepresent resettable subsystem that has synchronous reset and enable behavior

トピック

State Control ブロックを使用する同期サブシステムの動作

State Control ブロックとは何か、より明確な HDL コードを生成する仕組み

バス配列を使用するサブシステムの HDL コードの生成

設計でバス配列を使用するサブシステムの HDL コードを生成します。

Atomic サブシステムで再利用可能なコードの生成

同一のサブシステムまたはマスク パラメーターの値以外が同一のサブシステムの共有コードを生成する

参照モデルのパラメーター付きのコードの生成

モデル参照のモデル引数に VHDL® generic または Verilog® parameter を生成する

For Each Subsystem 内のブロックの HDL コードを生成

For Each Subsystem 内のブロックの HDL コードをモデル化して生成する方法を説明する例。

HDL コード生成でのモデル参照

DUT サブシステム内のモデル参照により、以下が可能になります。

注目の例