メインコンテンツ

モデルの解析と結果の表示

解析モードを選択し、解析オプションを設定し、解析を実行し、結果を表示する

設計モデルの妥当性を確認するには、Simulink® Design Verifier™ を使用します。モデルを更新する際に反復して解析を行い、潜在的なバグを回避します。まず、解析用にモデルを構成し、解析のために互換性をチェックし、テスト生成、プロパティ証明、設計エラー検出などの適切な解析モードを選択することで、検証の目的を達成します。パラメーター コンフィギュレーションを調整すると、各パラメーター範囲が解析に与える影響を確認することができます。解析を繰り返す場合、過去に生成したモデル表現を再利用することで、時間とリソースを節約することができます。

解析の実行後は、レポートを生成して、さらなるカスタム解析やレポート作成を行うための sldvData 構造体を含む MAT ファイルにアクセスできます。解析結果の詳細については、データ ファイルの解析結果の表示と解釈を参照してください。また、結果の概要に示されたオブジェクティブを解釈することもできますが、モデルの複雑度、サポートされていない機能、解析の制約により不完全な結果や未決定の結果がもたらされる場合があることに注意してください。

関数

すべて展開する

sldvcompatモデルに解析との互換性があるかをチェックする
sldvoptionsSimulink Design Verifier オプション オブジェクトの作成
sldvrunモデルの解析
sldvruntest入力データを使用したモデルのシミュレーション
sldvlogsignalsシミュレーション入力端子の値を記録する
sldvchecksumモデルのチェックサムを返す
sldvreportSimulink Design Verifier レポートを生成する
sldvhighlightSimulink Design Verifier 解析のデータを使用してモデルを強調表示する
sldvloadresultsモデルの Simulink Design Verifier 解析結果を読み込む
sldvsimdataDataset 形式のシミュレーション データの取得
sldvmakeharnessハーネス モデルの生成
sldvmergedataMerge test generation results from multiple sessions when the model remains unchanged (R2026a 以降)
sldvcombinetestsCombines Simulink Design Verifier test generation results from multiple sessions into one result, even if the model changes (R2026a 以降)

トピック

モデル解析の基礎

解析結果の解釈

注目の例