Simulink Design Verifier ハーネスモデルの管理

ハーネスモデルの生成

ハーネスモデルは、設計変更をテストするための分離された環境を提供します。ハーネスモデルは、Simulink^® Design Verifier™ の解析中、または解析後に作成できます。

ハーネスモデルのコンテンツは、[コンフィギュレーションパラメーター] ダイアログボックスの [Design Verifier] ペインで設定された [モード] パラメーターの値に依存します。

設計エラー検出 — ハーネスモデルには、シミュレーション中にエラーになったテストケースが含まれる。
テスト生成 — ハーネスモデルには、テストオブジェクティブを達成するテストケースが含まれる。
プロパティ証明 — ハーネスモデルには、証明オブジェクティブを反証する反例が含まれる。

既定では、[解析後に別のハーネスモデルを生成] パラメーターは無効になっています。ハーネスモデルは、解析で少なくとも 1 つのテストケースまたは反例が生成された場合にのみ、Simulink Design Verifier の解析に従って作成されます。

メモ

Simulink Design Verifier ソフトウェアがハーネスモデルを生成するのは、解析対象の最上位モデルに Inport ブロックが含まれている場合のみです。

ハーネスモデルの作成

解析の前または後にハーネスモデルを作成するには、次の方法を使用します。

解析の前に、[コンフィギュレーションパラメーター] ダイアログボックスの [Design Verifier] 、 [結果] ペインで、[解析後に別のハーネスモデルを生成] を選択します。
解析の後に、[Simulink Design Verifier の結果の概要] ウィンドウで、[ハーネスモデルの作成] を選択します。

ハーネスモデルのコンテンツ

Simulink Design Verifier ソフトウェアは、次の項目を含むハーネスモデルを作成します。

Inputs — Inputs ブロックは Signal Editor ブロックです。このブロックには、Simulink Design Verifier が生成するテストケースまたは反例で構成されるシナリオが含まれています。Signal Editor ブロックには、モデルで使用される入力信号用の信号のみが含まれます。入力信号がモデルの出力に影響しない場合、その信号は Signal Editor ブロックに含まれません。
Simulink Design Verifier がハーネスモデルを生成後、Signal Editor ブロックの入力 MAT ファイルは、既定の場所である <current_folder>\sldv_output\<model_name>\<model_name>_harness_HarnessInputs.mat で保存されます。

Signal Editor ダイアログボックスを開いて信号ソースのシナリオを表示するには、Inputs ブロックをダブルクリックします。[アクティブなシナリオ] に、テストケースまたは反例がリストされます。シナリオを作成および編集するには、Signal Editor ユーザーインターフェイスを起動します。詳細については、信号データの作成と編集を参照してください。

[テストスイートの最適化] パラメーターの [LongTestcases] オプションを選択すると、解析により作成されるテストケースの数は減りますが、それぞれは長くなります。たとえば、sldvdemo_cruise_control モデルで [LongTestcases] オプションを選択した場合、解析では 9 つの短いテストケースの代わりに 1 つの長いテストケースが生成されます。
Size-Type — この Subsystem ブロックは、信号を Inputs ブロックから Test Unit ブロックに伝送します。このブロックは、信号のサイズおよびデータ型が Test Unit ブロックと一致することを検証します。
Test Unit — この Model ブロックは、Simulink Design Verifier が解析した元のモデルを参照します。
[コンフィギュレーションパラメーター] ダイアログボックスの [Design Verifier] 、 [結果] ペインで [生成されたハーネス内の入力モデルを参照] が選択されていない場合、作成する [Test Unit] は Subsystem ブロックになります。
ハーネスモデルの Test Unit がサブシステムの場合、[最適化] ペインと [数学とデータ型] ペインにあるパラメーター値がカバレッジ結果に影響することがあります。
Test Case Explanation — この DocBlock ブロックは、Simulink Design Verifier が生成するテストケースまたは反例を記述します。各テストケースまたは反例の説明を表示するには、Test Case Explanation ブロックをダブルクリックします。このブロックは、それぞれのテストケースが達成するテストオブジェクティブ、あるいはそれぞれの反例が反証する証明オブジェクティブをリストします。

ハーネスモデルの構成

Simulink Design Verifier は、次の設定でハーネスモデルを生成します。

ハーネスモデルの開始時間は常に 0 です。元のモデルで 0 以外の開始時間を使用している場合、開始時間は無視され、テストケースおよび反例のシミュレーション開始時間には 0 が使用されます。
ハーネスモデルの終了時間は、Inputs ブロックの最長のテストケースの終了時間と常に等しくなります。
既定では、カバレッジ解析は有効になっており、テストケースを含むハーネスモデルのカバレッジレポートが生成されます。カバレッジレポートは、既定のオプションで有効になっています。これらの設定をカスタマイズするには、カバレッジオプションの指定 (Simulink Coverage)を使用します。
既定では、[フィルターを基にオブジェクティブを無視する] を選択して、Test Unit のカバレッジフィルターファイルを指定していると、そのカバレッジフィルターファイルはハーネスモデルに適用されます。詳細については、カバレッジデータを参照してください。
複素数型の Inport ブロックを使用するモデルでは、指定した [ハーネスソース] に関係なく、ハーネスソースとして Signal Editor ブロックが使用されます。

ハーネスモデルのシミュレーション

ハーネスモデルでは、Simulink Design Verifier が生成するテストケースや反例を使用することにより、元のモデルのコピーをシミュレートできます。ハーネスモデルを使用して、以下をシミュレートできます。

反例。
単独テストケース。Simulink Coverage™ ソフトウェアはこれについてモデルカバレッジ情報を収集および表示。
すべてのテストケース。Simulink Coverage ソフトウェアはこれについて累積モデルカバレッジ情報を収集および表示。

メモ

サンプル時間の警告を使用してシミュレートされるモデルを解析する場合、ハーネスモデルのシミュレート時に警告がエラーとしてレポートされ、シミュレーションが失敗することがあります。

Signal Editor の Inputs ブロックを使用したハーネスモデルのシミュレート

1 つのテストケースまたは反例は次の手順でシミュレートします。

ハーネスモデルで、Inputs ブロックをダブルクリックします。
Signal Editor ダイアログボックスで、特定のテストケースまたは反例を含む [アクティブなシナリオ] を選択して [OK] をクリックします。
Simulink エディターで [実行] ボタンをクリックします。
Simulink ソフトウェアは、選択されたテストケースまたは反例に関連付けられた信号ソースのシナリオを使用してハーネスモデルをシミュレートします。テストケースのシミュレート時、Simulink Coverage ソフトウェアはモデルカバレッジ情報を収集して、カバレッジレポートを表示します。

すべてのテストケースをシミュレートし、それらを 1 つにまとめたモデルカバレッジを測定するには、cvsim (Simulink Coverage)またはparsimコマンドを使用します。例については、Signal Editor の Inputs ブロックを使用したハーネスモデルのシミュレートを参照してください。

参考

テストケースの作成と実行 | モデルの解析の実行