Simulink Design Verifier

Simulink^® Design Verifier™ は形式的手法を使用することで、モデル内の隠れた設計エラーを特定します。整数のオーバーフロー、デッド ロジック、配列アクセスにおける違反、およびゼロ除算を引き起こすブロックをモデル内で検出します。設計が機能要件を満たしていることを形式的に検証できます。各設計エラーまたは各要件違反について、デバッグ用のシミュレーション テスト ケースを生成します。

Simulink Design Verifier は、モデル カバレッジおよびカスタム オブジェクティブ用のテスト ケースを生成することで、要件に基づく既存のテスト ケースを拡張します。これらのテスト ケースによりモデルは条件、判定、改良条件判定 (MCDC) およびカスタムのカバレッジ オブジェクティブを達成できます。カバレッジ オブジェクティブのほかに、カスタム テスト オブジェクティブを指定して、要件に基づくテスト ケースを自動生成できます。

業界標準には、IEC Certification Kit (for ISO 26262 and IEC 61508) と DO Qualification Kit (for DO-178) によって対応しています。