メインコンテンツ

設計要件の指定と検証

R2026b
要件に対して設計を検証し、入力仮定を使用して反例を調整する

安全要件はモデルにおいて望ましくない動作を定義します。Simulink® Design Verifier™ はプロパティ証明を使用して、モデル要件に関連付けられているプロパティが、すべての可能な入力値に有効であることを検証し、また違反を引き起こす反例を提供します。Simulink Design Verifier を使用して、設計要件をプロパティとしてモデル化し、次にモデルのプロパティの証明を行います。

ブロック

すべて展開する

Proof Assumption blockProof Assumptionモデルのプロパティを証明する場合に、信号値を制限する
Proof Objective blockProof Objectiveモデルのプロパティを証明する場合に信号で達成されなければならないオブジェクティブを定義する
Assertion blockAssertion信号がゼロかどうかのチェック
Detector blockDetector入力が true となる期間の検出と、出力タイプに基づく出力が true となる期間の作成
Extender blockExtender入力が true となる期間の延長
Implies blockImplies特定の応答を生成する条件の指定
Within Implies blockWithin Implies目的の期間内に応答が発生するかを確認する
Verification Subsystem blockVerification Subsystemシミュレーション結果や生成済みのコードに影響を与えることなく、証明オブジェクティブまたはテスト オブジェクティブを指定する

関数

すべて展開する

sldv.assumeStateflow チャートおよび MATLAB Function ブロックについて証明の前提となる関数
sldv.proveStateflow チャートおよび MATLAB Function ブロックの証明オブジェクティブ関数
sldvextractサブシステムまたはサブチャートの内容を解析用の新しいモデルに抽出する
sldvoptionsSimulink Design Verifier オプション オブジェクトの作成
sldvrunモデルに対して Simulink Design Verifier 解析を実行する
sldvreportSimulink Design Verifier レポートを生成する

トピック

注目の例