このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。
sldvrun
モデルの解析
構文
説明
例
入力引数
出力引数
代替方法
Simulink Design Verifier で解析を実行するには、[Design Verifier] タブの [モード] セクションで以下のいずれかのオプションを使用します。
[設計エラー検出] を選択し、[設計エラーの検出] をクリックします。
[テスト生成] を選択し、[テストの生成] をクリックします。
[プロパティ証明] を選択し、[プロパティの証明] をクリックします。