Verification Subsystem

シミュレーション結果や生成済みのコードに影響を与えることなく、証明オブジェクティブまたはテストオブジェクティブを指定する

ライブラリ

Simulink Design Verifier

説明

このブロックは、サブシステムを作成するための開始点として機能するように事前構成された Subsystem ブロックです。サブシステムは、Simulink^® Design Verifier™ ソフトウェアで使用するための証明またはテストオブジェクティブを指定します。

Simulink Coder™ ソフトウェアはコード生成時、Verification Subsystem ブロックを無視して、サブシステムが存在しないかのように動作します。Verification Subsystem ブロックを使用すると、生成されるコードに影響を与えることなく、モデルに Simulink Design Verifier コンポーネントを追加することができます。

メモ

絶対時間に依存するブロックが Verification Subsystem ブロックに含まれており、コード生成で ERT ベースのターゲット (Simulink Coder)を選択する場合は、ソフトウェア環境の設定を絶対時間にします。[コンフィギュレーションパラメーター] ダイアログボックスを開きます。[コード生成] 、 [インターフェイス] ペインで、[ソフトウェア環境] の下にある [絶対時間] を選択します。[連続時間] は選択しないでください。この設定の詳細については、Support: absolute time (Embedded Coder)を参照してください。

モデルカバレッジを収集する場合、Simulink Coverage™ ソフトウェアでは、Verification Subsystem ブロックにある Simulink Design Verifier ブロックのカバレッジのみが記録されます。Verification Subsystem ブロック内のその他のブロックのカバレッジは記録されません。

モデルの Verification Subsystem を作成するには、次の操作を実行します。

Simulink Design Verifier ライブラリから Verification Subsystem ブロックをモデルにコピーします。
Verification Subsystem ブロックをダブルクリックして開きます。
[Verification Subsystem] ウィンドウで、証明またはテストオブジェクティブを指定するブロックを追加します。Inport ブロックを使って、サブシステム外部からの入力を表します。

Simulink Design Verifier ライブラリの Verification Subsystem ブロックは、Simulink Design Verifier ソフトウェアと連携するように事前構成されています。Verification Subsystem ブロックは次の条件を満たさなければなりません。