Test Objective

テストケースで信号が達成しなければならないカスタムオブジェクティブを定義する

ライブラリ:
Simulink Design Verifier / Objectives and Constraints

説明

テスト生成モードで動作する場合、Simulink^® Design Verifier™ ソフトウェアは、指定された基準を満たすテストケースを生成します (テストケースの生成とはを参照)。このモードでは、Test Objective ブロックを使って、モデル内の信号のカスタムテストオブジェクティブを定義できます。[値] パラメーターを使用すると、テストケースシミュレーション時に少なくとも 1 つのタイムステップで信号が達成されるべき値を指定できます。このブロックは、指定された [値] パラメーターを入力信号に適用します。Simulink Design Verifier ソフトウェアは、オブジェクティブを達成するテストケースの生成を試みます。

このブロックのパラメーターダイアログボックスでは、以下の操作も実行できます。

オブジェクティブを有効または無効にします。
Simulink エディターで、ブロックの [値] パラメーターを表示するように指定します。
ブロックの出力端子を表示するように指定します。

メモ

Simulink と Simulink Coder™ ソフトウェアは、それぞれモデルのシミュレーション時とコード生成時に、Test Objective ブロックを無視します。Simulink Design Verifier ソフトウェアは、モデルのテストケースを生成する場合にのみ Test Objective ブロックを使用します。

端子

入力

すべて展開する

Values — 入力信号
スカラー | cell 配列

Test Objective ブロックは、Simulink ソフトウェアがサポートするすべての組み込みデータ型の信号を受け入れます。Simulink ソフトウェアがサポートするデータ型の詳細は、Simulink でサポートされているデータ型を参照してください。このブロックは、複素数入力信号をサポートしていません。

パラメーター

すべて展開する

有効 — ブロックが有効かどうかを指定
`on` (既定値) | `off`

選択すると (既定の設定)、Simulink Design Verifier ソフトウェアはモデルのテスト生成時にこのブロックを使用します。このオプションをオフにすると、ブロックが無効になります。すなわち、Simulink Design Verifier ソフトウェアは Test Objective ブロックが存在しないかのように動作します。選択されていない場合は、Simulink エディターでこのブロックがグレー表示になります。

値 — テストオブジェクティブを指定
スカラー | cell 配列

Test Objective の指定

[値] パラメーターを使って、テストケースで信号が達成されるべきカスタムオブジェクティブを定義します。MATLAB^® の cell 配列形式で、スカラー値と間隔の組み合わせを指定します。cell 配列の詳細については、cell 配列を参照してください。

ヒント

[値] パラメーターが 1 つのスカラー値だけを指定する場合は、MATLAB の cell 配列形式で入力する必要はありません。

各スカラー値は、配列内の単一のセルを構成します。次に例を示します。

{0, 5}

閉区間は、配列内のセルとして 2 要素ベクトルを構成します。この場合、各要素は間隔のエンドポイントを指定します。

{[1, 2]}

あるいは、引数として単一値を受け入れる Sldv.Point コンストラクターを使用してスカラー値を指定することもできます。Sldv.Interval コンストラクターを使用して間隔を指定できます。2 つの引数 (間隔の上限と下限) が必要です。オプションで、間隔の端点を含めるか排除するかを指定する 3 番目の入力引数として次のいずれかの値を指定できます。

'()' — 開区間を定義します。
'[]' — 閉区間を定義します。
'(]' — 左開右閉区間を定義します。
'[)' — 左閉右開区間を定義します。

メモ

既定では、3 番目の引数を省略すると、Sldv.Interval は間隔を閉じているとみなします。

たとえば、[値] パラメーター

{0, [1, 3]}

は、次のように指定します。

0 — スカラー値
[1, 3] — 閉区間

[値] パラメーター

{Sldv.Interval(0, 1, '[)'), Sldv.Point(1)}

は、次のように指定します。

Sldv.Interval(0, 1, '[)') — 左閉右開区間 [0, 1)
Sldv.Point(1) — スカラー値

仕様の論理的な動作

Test Objective ブロックに対して複数のスカラー値と間隔を指定した場合、Simulink Design Verifier ソフトウェアはテストケースの生成時に論理 OR 演算を使って、これらの値を組み合わせます。その結果、ソフトウェアは、単一のスカラー値または間隔が満たされると、テストオブジェクティブ全体が達成されたと認識します。

単一のスカラー値または間隔内では、論理 AND 演算によりテストオブジェクティブが生成されます。その場合、入力がオブジェクティブを達成するためには、すべての信号が制約を満たさなければなりません。

たとえば、次のような 2 次元の開区間があるとします。

Sldv.Interval([-5 -5],[5 2],'()')

ゼロベクトル [0 0] は、ゼロの要素が区間 -5 ～ 5 および -5 ～ 2 の範囲内にあるため、オブジェクティブを達成しています。

ベクトル [0 3] は、2 番目の要素である 3 が区間 -5 ～ 2 の外にあるため、オブジェクティブを達成していません。

値を表示 — [値] パラメーターの内容を表示
`on` (既定値) | `off`

Simulink エディターで、ブロックが [値] パラメーターの内容を表示するかどうかを指定します。

パススルースタイル — Simulink エディターで、ブロックが出力端子を表示するかどうかを指定
`on` (既定値) | `off`

選択すると、ブロックは出力端子を表示し、入力信号をブロックの出力としてパススルーすることができます。選択されていない場合は、ブロックは出力端子を非表示にして、入力信号を終了します。

例: 次の図は、各ケースのブロックの外観を示しています。

パススルースタイル (出力端子を表示): 選択した場合

パススルースタイル (出力端子を表示): 選択しない場合

拡張機能

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ は、HDL の実装と合成ロジックに影響を与える追加のコンフィギュレーションオプションを提供します。

HDL アーキテクチャ

アーキテクチャ	説明
`No HDL`	このブロックに HDL コードを生成しません。

HDL ブロックのプロパティ

PreserveUpstreamLogic

接続されていないロジックの削除を制御します。既定値は off です。これは、接続されていないロジックが HDL コードに保存されないことを意味します。詳細については、PreserveUpstreamLogic (HDL Coder)を参照してください。

バージョン履歴

R2007a で導入

参考

Proof Objective | Test Condition

トピック

Test Objective ブロック

Test Objective

説明

端子

入力

Values — 入力信号 スカラー | cell 配列