Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

テスト ケースの生成とは

Simulink® Design Verifier™ ソフトウェアは、次のモデルのカバレッジ オブジェクティブを達成させるテスト ケースを生成できます。

テスト ケースは、モデル内ブロックのさまざまなモードにおける実行状況を示すことにより、モデルのパフォーマンスを確認するための手助けとなります。テスト ケースを生成する際に、モデルの形式的解析が実行されます。解析が完了すると、結果をレビューするための方法がいくつか表示されます。

テスト ケース ブロック

Simulink Design Verifier には、Simulink モデルのテスト ケースをカスタマイズするための 2 つのブロックが用意されています。

  • Test Objective ブロックは、テスト ケースが達成されなければならない信号の値を定義します。

  • Test Condition ブロックは、解析中に信号の値を制約します。

テスト ケースの関数

Simulink Design Verifier には、Simulink モデルまたは Stateflow® チャートのテスト ケースをカスタマイズするための 2 つの MATLAB® 関数が用意されています。これらの関数は MATLAB Function ブロックで使用できます。どちらの関数も生成コードおよび Simulink Design Verifier 内でアクティブです。

これらの関数は、

  • ブロック パラメーターを使用するよりも自然にできる形で、テストの数学的関係を特定します。

  • モデルを複雑化することなく、複数のオブジェクティブ、前提または条件の指定をサポートします。

  • MATLAB の機能へのアクセスを提供します。

  • 検証とモデル設計の分離をサポートします。

これらの関数の使用方法の例については、sldv.test または sldv.condition のリファレンス ページを参照してください。

メモ

Simulink Design Verifier ブロックおよび関数はモデルと共に保存されます。Simulink Design Verifier ライセンスのない MATLAB インストール環境でモデルを開くと、ブロックおよび関数は表示できますが、結果は生成されません。

関連するトピック