既定のシミュレーションを使用した Model ブロック コンポーネントに対するテストの生成

スクリプトを開く

この例では、Simulink® Design Verifier™ を使用して、既定の最上位モデルのシミュレーションによって Model ブロックのテスト ケースを生成する方法を説明します。

この例には、コントローラーとして機能する Model ブロックが含まれています。最上位モデルはプラントインザループ シミュレーション用に構成されています。最上位モデルのシミュレーションを使用してコントローラーのテスト ケースを生成できます。

既定のプラントインザループ コントローラー シミュレーションの設定

このモデルには、パワー ウィンドウ コントローラーおよび低次のプラント モデルが含まれます。sldvexPowerWindow/power_window_control_system/control は、Stateflow® チャートでコントローラーを実装するモデル sldvexPowerWindowController を参照する Model ブロックです。

open_system('sldvexPowerWindow');

このモデルの最上位には Signal Editor ブロックが含まれます。シミュレーションはプラントインザループ コントローラー シミュレーションとして設定されています。

最上位モデルのシミュレーションとコントローラーのテスト ケースの生成

1.[アプリ] ペインで [Design Verifier] を開きます。

2.[解析] セクションで、[選択内容を記憶します] アイコンをクリックして現在の選択の固定を解除します。

3.Model ブロック sldvexPowerWindow/power_window_control_system/control を選択します。

4.[Design Verifier] タブで、[テストの生成] を展開して [最上位モデルのシミュレートとテストの生成] をクリックします。

テスト生成結果の表示

Design Verifier は既定のシミュレーションを実行して、Model ブロック sldvexPowerWindow/power_window_control_system/control の入力を記録します。次に、Design Verifier は記録した入力に対してテスト拡張を実行し、コントローラーの追加のテスト ケースを生成します。

クリーン アップ

モデルを閉じます。

close_system('sldvexPowerWindow');