このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。
バグの検出と対処
設計のランタイム エラーおよび論理エラー、デバッグの問題を検出する
Simulink® Design Verifier™ は形式的手法を使用して、大規模なテストやシミュレーションの実行を要求することなく、検出が難しいモデル内の設計エラーを特定します。検出される設計エラーには、ランタイム エラー (整数のオーバーフロー、ゼロ除算、設計アサーション違反など) や、発生不可能な操作条件を示す論理エラーがあります。Simulink Design Verifier を使用して、モデル内の設計エラーが含まれるブロックと設計エラーがないことが証明されたブロックを強調表示します。エラーが含まれる各ブロックでは、信号範囲の境界を計算し、シミュレーションのエラーを再現するテスト ベクトルを生成します。
カテゴリ
- ランタイム エラーの検出と対処
設計エラーを検出し、反例を生成する
- 論理エラーの検出と対処
デッド ロジックの検出を使用して、モデル内の論理エラーを特定する