設計エラー検出における派生範囲

モデル内の信号またはデータの最小値および最大値を指定すると、これらの値により "設計範囲" が定義されます。

設計エラーを検出する際に、モデルの動作が解析され、シミュレーション中に発生し得る以下の値が計算されます。

• ブロックの出力端子

• Stateflow^® ローカル データ

これらの値の範囲を "派生範囲" と呼びます。

[コンフィギュレーション パラメーター] ダイアログ ボックスの [Design Verifier] ペインの [指定された最小/最大入力値の使用] パラメーターが有効であれば、派生範囲を計算する際にモデルの入力端子の設計範囲を制約と見なすように解析に指示されます。既定では、[指定された最小/最大入力値の使用] パラメーターは有効です。

[指定された最小/最大入力値の使用] が無効な場合、派生範囲を計算する際に信号は制限されません。

この処理がどのように動作するかを確認するために、以下のモデルを考えます。

このモデルの設計範囲は以下のとおりです。

• Inport ブロック: [–35..35]

• Abs ブロック出力: [0..30]

Inport ブロックの設計範囲が与えられると、Abs ブロック出力の取り得る値は 0 ～ 35 の値のみになります。そのため、Abs ブロックの派生範囲は [0..35] になります。

ただし、[指定された最小/最大入力値の使用] パラメーターを無効にすると、解析では無制限のモデル入力端子の値に基づいて派生範囲が計算されます。前述のモデルの場合、Abs ブロックの有効な出力は非負の数値のみになります。その結果、Abs ブロックの派生範囲は [0..Inf] になります。