このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。
Simulink Design Verifier 入門
Simulink® Design Verifier™ は形式的手法を使用することで、モデル内の隠れた設計エラーを特定します。整数のオーバーフロー、デッド ロジック、配列アクセスにおける違反、およびゼロ除算を引き起こすブロックをモデル内で検出します。設計が機能要件を満たしていることを形式的に検証できます。各設計エラーまたは各要件違反について、デバッグ用のシミュレーション テスト ケースを生成します。
Simulink Design Verifier は、モデル カバレッジおよびカスタム オブジェクティブ用のテスト ケースを生成することで、要件に基づく既存のテスト ケースを拡張します。これらのテスト ケースによりモデルは条件、判定、改良条件判定 (MCDC) およびカスタムのカバレッジ オブジェクティブを達成できます。カバレッジ オブジェクティブのほかに、カスタム テスト オブジェクティブを指定して、要件に基づくテスト ケースを自動生成できます。
業界標準には、IEC Certification Kit (for ISO 26262 and IEC 61508) と DO Qualification Kit (for DO-178) によって対応しています。
チュートリアル
- Simulink Design Verifier を使用した体系的モデル検証について
形式的検証を開始する際に役立つ Simulink Design Verifier の機能の概要
- Simulink Design Verifier ワークフローの概要
基本的な Simulink Design Verifier ワークフローの概要。
- コントローラー モデルでの設計エラーの検出
設計エラー検出解析を使用して、モデル内の隠れた設計エラーを特定する。
- 簡略化したクルーズ コントロール モデルのテスト ケースの生成
Simulink Design Verifier の機能を説明する単純なコントロール システム モデルを解析する。
注目の例
ビデオ
Simulink Design Verifier とは
Simulink Design Verifier の紹介
要件と高度なモデル チェックのワークフロー
Simulink で要件を管理し、高度なモデル チェックを実行して、モデルにランタイム エラーがないかチェックする。
要件に基づくテスト ワークフロー
テスト シーケンスを使用してテストを作成する方法、形式的評価を定義する方法、テスト ケースを要件にリンクする方法、テスト スイートを実行する方法、および未達モデル テスト カバレッジを解析する方法を説明する。