Simulink Design Verifier ワークフローの概要

設計エラー検出、テストケース生成、およびプロパティ証明用にモデルを解析する前に、この図に示されているようにいくつかの手順を実行する必要があります。

Basic workflow for Simulink Design Verifier Analysis.

以降のセクションでは、Simulink^® Design Verifier™ ワークフローの概要と Simulink Design Verifier の関連するドキュメンテーションへのリンクを示します。

モデルの互換性チェック

Simulink Design Verifier では、モデルを解析する前に、モデルが解析に対して互換性があるかどうかをチェックします。モデルの互換性の詳細については、モデルの互換性チェックを参照してください。ソフトウェアではモデルの互換性チェックが実行され、モデル表現が作成されます。モデル表現には、解析時に使用できるモデルアーティファクトが含まれています。互換性チェックにより、モデルに完全な互換性があるのか、部分的な互換性があるのか、互換性がないのかがわかります。

Simulink ではモデルのソフトウェアの機能を広くサポートしますが、Simulink Design Verifier ではサポートされない機能も一部あります。詳細については、Simulink Design Verifier でサポートされる/サポートされない Simulink ブロックおよびSimulink ソフトウェア機能のサポートの制限事項を参照してください。

ブロック置換ルールの適用

解析用に、モデルの互換性の制限を回避する場合またはモデル要素をカスタマイズする場合は、Simulink Design Verifier のブロック置換ルールを使用。詳細については、ブロック置換とはおよびサポートされていないブロックのブロック置換を参照してください。

解析時にモデルのパラメーターに対し値を追加生成する場合は、Simulink Design Verifier のパラメーターコンフィギュレーションを使用。詳細については、Parameter Configuration for Analysisを参照してください。

Simulink Design Verifier オプションの設定

[コンフィギュレーションパラメーター] ダイアログボックスで Simulink Design Verifier の解析オプションを設定できます。あるいは、関数 sldvoptions を使用して、コマンドラインで Simulink Design Verifier オプションを指定することもできます。詳細については、Simulink Design Verifier のオプションを参照してください。