モデルの解析オプションの構成
R2026bSimulink® Design Verifier™ は、Simulink モデルの検証と妥当性確認プロセスの制御とカスタマイズを行うための一連のオプションを提供しています。これらのオプションにより、実行する解析タイプの選択、検証時に使用する時間とリソースの制限、さまざまなカバレッジ メトリクス達成のためのテスト ケース生成のカスタマイズができるようになります。
Design Verifier のオプションのプログラムによる設定
コマンド ラインで sldvoptions 関数を使用して、オプション オブジェクトを取得できます。Simulink Design Verifier のオプションの構成や変更をコマンド ラインから直接行うには、このオブジェクトを使用します。
Simulink モデルに関連付けられたオプションを表示するには、MATLAB® コマンド ウィンドウで次の構文を入力します。
opts = sldvoptions("model_name")sldvoptions を使用して解析のモードをテスト生成に指定するには、コマンド ラインで次の構文を使用します。
opts.Mode = "TestGeneration"
get_param 関数と set_param 関数を使用して次のパラメーターの値を取得し、設定します。get_param または set_param を使用してパラメーターを取得または設定する場合は、オプション オブジェクトの該当するプロパティの前に DV を付けます。たとえば、テスト生成解析用のオプションを設定するには、次のコマンドを使用します。
set_param("model_name","DVMode","TestGeneration")[コンフィギュレーション パラメーター] ダイアログ ボックスを使用した Design Verifier のオプションの設定
[コンフィギュレーション パラメーター] ダイアログ ボックスでも Simulink Design Verifier の解析オプションを設定できます。オプションを表示するには、Design Verifier アプリを開きます。Simulink ツールストリップの [Design Verifier] タブで、[テスト生成設定] 、 [設定] をクリックします。
既定では、Simulink Design Verifier のオプションは [コンフィギュレーション パラメーター] ダイアログ ボックスには表示されません。Design Verifier アプリを開くと、Simulink Design Verifier の既定のオプションがモデルに関連付けられます。モデルの保存後は、Simulink Design Verifier のオプションに [コンフィギュレーション パラメーター] ダイアログ ボックスから直接アクセスできます。
このインターフェイスの操作の詳細については、モデルに対するモデル コンフィギュレーション パラメーターの設定を参照してください。
Design Verifier ペイン
Design Verifier ペインでは、解析オプションを指定し、Simulink Design Verifier の出力を構成します。
| パラメーター | 説明 |
|---|---|
| モード | Simulink Design Verifier の解析モードを指定します。 |
| 最大解析時間 | Simulink Design Verifier がモデルの解析に費やす最大時間を秒単位で指定します。この値は、すべての解析処理の累積時間である [合計処理時間] に基づいて設定されます (R2026b 以降)。詳細については、Automatic Multithreaded Analysis in Simulink Design Verifierを参照してください。 |
| 出力フォルダー | Simulink Design Verifier による出力の書き込み先のパス名を指定します。 |
| 接尾辞を追加して出力ファイル名を固有にする | Simulink Design Verifier が数値の接尾辞を追加して出力ファイル名を一意にするかどうかを指定します。 |
次のコンフィギュレーション パラメーターは、[詳細設定パラメーター] セクションにあります。
| パラメーター | 説明 |
|---|---|
| モデル表現の再作成 | モデル表現を Simulink Design Verifier 解析用に再作成するかどうかを指定します。 |
| 指定された最小/最大入力値の使用 | 指定された最小値および最大値を、モデル内のすべての入力信号に対する制約として考慮するテスト ケースを生成するかどうかを指定します。 |
| 有理近似のインスタンスを減らすために追加の解析を実行 | Simulink Design Verifier が解析時に有理近似の使用を減らそうとするかどうかを指定します。 |
| 並列計算でテスト ケースまたは反例を検証 | 並列計算でテスト ケースまたは反例を検証します。 |
| フィルターに基づきオブジェクティブを無視 | [フィルター ファイル] のオブジェクティブを無視してモデルを解析するよう指定します。 |
| 解析で S-Function をサポート | 解析で S-Function をサポートするかどうかを指定します。 |
| volatile 修飾子を無視 | モデルの解析時に volatile 修飾子を無視するかどうかを指定します。 |
| コード解析の追加オプション | Simulink Design Verifier との互換性をもつようにコンパイルされた S-Function を解析するための追加オプションを指定します。 |
[コンフィギュレーション パラメーター] ダイアログ ボックスの [Design Verifier] ペイン内のパラメーターの詳細については、以下を参照してください。
