MATLAB および Simulink を使用した FPGA、ASIC、および SoC 開発入門

例、ビデオ、およびチュートリアルを見る

MATLAB および Simulink の基礎
FPGA および ASIC ハードウェア向けのモデル化と展開
VHDL および Verilog の検証
SoC および特定用途向けトピック

FPGA、ASIC、および SoC 開発向けモデルベースデザインの採用

MATLAB および Simulink の基礎

FPGA、ASIC、および SoC 開発向けモデルベースデザインの採用

アルゴリズムとデジタルハードウェアの設計および検証との間での共同作業を始めることにより、実装オプションを検討し、早期に検証を行い、検証コンポーネントを生成します。

ビデオ

MATLAB 入門

この無料入門コースでは、MATLAB でよく使用する機能とワークフローの基礎を学びます。所要時間は約 2 時間です。

対話型のオンライントレーニング

Simulink 入門

この無料入門コースでは、Simulink を使用したモデルの作成、編集、シミュレーションの基礎を学びます。所要時間は約 3 時間です。

対話型のオンライントレーニング

MATLAB 基礎

この 3 日間のコースでは、MATLAB の技術計算環境を総合的に学ぶことができます。

対話型のオンライントレーニングまたは講師によるトレーニング

Simulink 基礎

この 2 日間のコースは、Simulink 環境でシステムモデリング、アルゴリズムモデリング、および設計検証を初めてご担当されるエンジニアを対象としています。

講師によるトレーニング

Simulink 入門

モデルベースデザインと、Simulink を使用したブロック線図と単純なモデルの作成方法について学びます。

ドキュメンテーション

FPGA および ASIC ハードウェア向けのモデル化と展開

MATLAB を使用した FPGA 設計 (5 ビデオ)

5 部構成のこのビデオガイドでは、MATLAB を使った FPGA 設計について解説します。信号処理アルゴリズムを FPGA または ASIC ハードウェアに実装する際に考慮すべき重要な要素について説明します。

ビデオ

HDL Coder ワークフローアドバイザーを使用した歪み効果の実装

このチュートリアルでは、HDL Coder を使用して、FPGA ハードウェアでオーディオ信号処理アルゴリズムを設計し、実装する方法について説明します。

ブログ投稿

DSP アプリケーション向け FPGA: 固定小数点を簡単に

信号処理と通信の設計を、浮動小数点から FPGA での効率的な固定小数点の実装に移行する方法について説明します。

オンデマンド Web セミナー

FPGA および ASIC ハードウェア用の浮動小数点 HDL の生成

単精度、倍精度、または半精度の浮動小数点モデルから、ターゲットに依存しない論理合成可能な VHDL または Verilog コードを直接生成します。

ビデオによるデモ

機能安全を考慮した FPGA および ASIC のモデルベースデザイン

ISO 26262、IEC 61508、IEC 62304 などの機能安全規格に準拠しながら、FPGA、ASIC、SoC で信号処理、制御設計、ビジョンアルゴリズムを設計および実装する方法。

ビデオ

HDL Coder 自習用チュートリアル

このチュートリアルでは、FPGA ハードウェアに MATLAB アルゴリズムを実装する際に必要な手順について説明します。

ドキュメントと例

HDL Coder の学習および評価のための方法論ガイド

このガイドラインは、設計に HDL Coder を採用する際に役立ちます。また、具体的なコンセプトに基づく例が掲載されています。

ドキュメントと例

FPGA 向け DSP

この 3 日間のコースでは、FPGA ファブリック内の実装の観点から DSP (デジタル信号処理) の基礎を復習します。

講師によるトレーニング

HDL Coder による HDL コード生成

この 2 日間のコースでは、HDL Coder と HDL Verifier を使用して、Simulink モデルから HDL コードを生成し、検証する方法について学びます。

講師によるトレーニング

HDL Coder のドキュメンテーション

FPGA プログラミングや ASIC プロトタイピングと設計用の VHDL および Verilog コードを生成する方法について説明します。

ドキュメンテーション

FPGA における高性能 FFT アルゴリズムのハードウェア実装

エンジニアは、DSP HDL Toolbox FFT ブロックの組み込みブロックパラメーターを使用することで、アーキテクチャ実装の検討、ハードウェアレイテンシのシミュレーション、サンプルベースまたはフレームベースの処理における入力データのストリーミングを迅速に行い、高速化の要件を満たすことができます。

ビデオ

MATLAB および Simulink を使用した FPGA、ASIC、および SoC 開発

MATLAB および Simulink を使用した高位設計により、ASIC プロジェクトや FPGA プロジェクトにおける設計および検証時間を短縮する方法について説明します。HDL Coder にはこの設計環境が用意されており、HDL Verifier には設計検証に使用できる、業界をリードする検証ツールへのリンク機能が備わっています。

ビデオ

Cadence Stratus HLS 向け MATLAB から SystemC へのワークフロー

HDL Coder を使用して ASIC 向けに最適化された MATLAB コードの実装を生成する方法を説明します。Cadence Stratus HLS 高位合成ツールで使用するために、合成可能な固定小数点 SystemC コードを SystemC テストベンチとともに生成します。

ビデオ

From Algorithms to FPGA / ASIC Implementation with MATLAB and Simulink

Learn about the high-level design of FPGAs and ASIC with MATLAB and Simulink through live demonstrations using HDL Coder. The demonstration covers a step-by-step process from initial models, hardware construct incorporation, and RTL code generation.

ビデオ

VHDL および Verilog の検証

MATLAB に接続して RTL 検証を改善

SystemVerilog DPI コンポーネントを生成して検証環境の作成を高速化し、MATLAB または Simulink と HDL シミュレーション間のコシミュレーションにより問題をデバッグし、共同作業の範囲を広げることでより早い段階でバグを除去する方法を学びます。

オンデマンド Web セミナー

HDL Verifier による MATLAB からの DPI-C モデルの生成

HDL Verifier を使用して、MATLAB から UVM シミュレーションで使用する SystemVerilog DPI-C 参照モデルを生成します。

ビデオによるデモ

アナログミックスドシグナル検証のための SystemVerilog DPI の生成

アナログ/ミックスドシグナル Simulink モデルを SystemVerilog シミュレーターにエクスポートします。

ビデオ

Simulink とのコシミュレーション用 HDL のインポート

HDL Verifier を使用して、Simulink とのコシミュレーション用に手書きかレガシーの VHDL または Verilog をインポートします。

ビデオによるデモ

カスタムボードを使用した FPGA インザループの検証

テストベンチとして MATLAB と Simulink を使用し、カスタムボードで FPGA ベースの検証を実行します。

ビデオによるデモ

FPGA Data Capture を使用した設計のデバッグ

このチュートリアルでは、MATLAB および Simulink でのデバッグ用に、FPGA プロトタイプからデータを抽出する機能を挿入する方法について説明します。

ブログ投稿

Xilinx FPGA および Zynq SoC ボードを使用した AXI Master としての MATLAB

HDL Verifier の AXI マスターとして MATLAB を使用すると、MATLAB セッションから Xilinx^® FPGA および Zynq^® SoC ボード上のオンボードメモリ位置への読み取り/書き込みアクセスができます。Xilinx Kintex^®-7 FPGA 上の HDL Coder により生成された IP コアを MATLAB を使用して制御する方法を説明します。

ビデオによるデモ

HDL Verifier のドキュメンテーション

HDL シミュレーターと FPGA ボードを使用して、FPGA、ASIC、SoC の Verilog と VHDL 設計をテストおよび検証する方法について説明します。

ドキュメンテーション

ASIC Testbench for HDL Verifier

ASIC Testbench for HDL Verifier は、HDL Verifier で MATLAB または Simulink から Universal Verification Methodology (UVM) または SystemVerilog 環境にテストベンチコンポーネントを生成できるようにするアドオンです。

ドキュメンテーション

ASIC Testbench とは

Cadence、Siemens、Synopsys、AMD シミュレーターに対応した UVM および SystemVerilog テストベンチを、MATLAB や Simulink から ASIC/FPGA 量産環境にエクスポートします。

ビデオ

SoC および特定用途向けトピック

モデル化とシミュレーション | SoC Blockset を使用した FPGA からプロセッサへのデータパス設計

SoC Blockset を使用して、FPGA およびプロセッサのアルゴリズムとメモリインターフェイスを含めて、ハードウェア展開前にアプリケーションを設計してシミュレーションします。

ビデオ

Embedded Coder および HDL Coder による Intel SoC FPGA のプログラミング

MATLAB と Simulink を使用して、プロトタイピングワークフローで Intel SoC FPGA をプログラミングします。

ビデオによるデモ

FPGA への 5G NR 無線通信の展開: MATLAB と Simulink の完全なワークフロー

ホワイトペーパー

MATLAB と Simulink を使用したソフトウェア無線

MATLAB およびソフトウェア無線 (SDR) プラットフォームを使用して、無線データをリアルタイムでキャプチャおよび処理する方法について説明します。

オンデマンド Web セミナー

MATLAB および Simulink による RFSoC 向け無線アプリケーションの開発 (4 ビデオ)

Xilinx Zynq UltraScale+ RFSoC プラットフォームで、レンジドップラーレーダーの設計および実装を行う方法をご覧ください。外部メモリへのアクセスとタスクスケジューリングの効果をシミュレーションし、コードの生成と展開によって動作を検証します。

ビデオ

FPGA 実装向けビジョン処理 (5 ビデオ)

FPGA ハードウェアをターゲットにビジョン処理アルゴリズムを適用する際の考慮事項、ワークフロー、および手法について説明します。

ビデオシリーズ

ディープラーニングの組み込みデバイスへの展開 - FPGA 実装

ディープラーニング、コンピュータービジョン、信号処理アプリケーションを設計し、Xilinx Zynq FPGA、NVIDIA GPU、および CPU に展開する方法について説明します。新しい MATLAB ベースのワークフローを使用して、FPGA ベースのアプリケーションでディープラーニングネットワークをプロトタイピングします。

ビデオ

SoC に実装された飛行制御システムの認証

モデルベースデザインを使用して、ソフトウェア (Cコード) と SoC (システムオンチップ) に実装された FPGA (HDL コード) を含む飛行制御システムを開発する方法について説明します。

ビデオ

Simulink を使用したリアルタイムシミュレーションおよびテストのための CPU、FPGA、および I/O ソリューション

この Web セミナーの目的は、RCP/HIL 用の MathWorks および Speedgoat のリアルタイムシミュレーションおよびテスト (RTST) ソリューションの概要を説明することです。デスクトップシミュレーションから制御設計を取り出し、ハードウェアと I/O を使ってリアルタイムでテストします。

オンデマンド Web セミナー