Main Content

最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

プロセッサインザループ シミュレーション

ターゲット プロセッサまたはシミュレーター上で生成コードをテスト

プロセッサインザループ (PIL) シミュレーションは、生成されたソース コードをクロスコンパイルしてから、ターゲット ハードウェア上にオブジェクト コードをダウンロードして実行します。ノーマル モードのシミュレーション結果と PIL シミュレーション結果を比較することで、モデルと生成されたコードの数値的等価性をテストできます。PIL シミュレーション中に、生成されたコードのコード カバレッジ メトリクスと実行時間メトリクスを収集できます。

PIL シミュレーションにはターゲットの接続性構成が必要です。

オブジェクト

すべて展開する

rtw.connectivity.ComponentArgsProvide parameters for each target connectivity component
rtw.connectivity.ConfigDefine connectivity implementation that comprises builder, launcher, and communicator components
rtw.connectivity.ConfigRegistryRegister connectivity configuration
rtw.connectivity.MakefileBuilderConfigure toolchain-based build process
rtw.connectivity.LauncherControl downloading, starting, and resetting of a target application
rtw.connectivity.RtIOStreamHostCommunicatorConfigure development computer communications with target processor
rtw.pil.RtIOStreamApplicationFrameworkConfigure target-side communications

関数

すべて展開する

rtIOStreamCloseShut down communications channel
rtIOStreamOpenInitialize communications channel
rtIOStreamRecvReceive data through communication channel
rtIOStreamSendSend data through communication channel
rtiostreamtestTest custom rtiostream interface implementation
rtiostream_wrapperTest rtiostream shared library functions in MATLAB
piltestVerify custom target connectivity configuration for Simulink PIL simulation

アプリ

SIL/PIL マネージャーVerify generated code

トピック

SIL and PIL Simulations

An overview of software-in-the-loop (SIL) and processor-in-the-loop simulations (PIL).

Choose a SIL or PIL Approach

Test code generated from top models, referenced models, or subsystems.

Create PIL Target Connectivity Configuration for Simulink

Customize PIL simulation for your target environment.

Host-Target Communication for Simulink PIL simulation

Use the rtiostream API for communication between your development computer and target hardware during a PIL simulation.

Specify Hardware Timer

Specify a hardware timer using the Code Replacement Tool.

Custom Toolchain Directives Required for Code Coverage and Execution Profiling

Specify compiler directives for building PIL application that supports code coverage analysis and execution profiling.

Configure and Run PIL Simulation

Set up and run top-model PIL, Model block PIL, and PIL block simulations.

SIL/PIL Manager Verification Workflow

A simplified workflow for verifying generated code.

PIL Simulation Sequence

How a PIL simulation proceeds.

Simulation Mode Override Behavior in Model Reference Hierarchy

How the simulation mode of the top model or parent model determines the simulation behavior of a model hierarchy.

永久磁石同期機のベクトル制御

モーター制御システムをシミュレーションし、コントローラー コードを生成し、PIL シミュレーションを使用して数値的等価性のテストとコード実行時間のプロファイルを行う。

Security for PIL Simulations

Security measures for PIL simulations.

SIL and PIL Limitations

Modeling and code generation features that are not supported or partially supported by SIL and PIL simulations.

トラブルシューティング

View SIL and PIL Files in Code Generation Report

Produce a code generation report and static code metrics that cover SIL and PIL files.

Verification of Code Generation Assumptions

The SIL or PIL simulation checks code generation assumptions.

注目の例