QPSK Modulator Baseband

直交位相シフトキーイング手法を使った変調

ライブラリ

Modulation の Digital Baseband サブライブラリ内の PM

説明

QPSK Modulator Baseband ブロックは、直交位相シフトキーイング手法を使って変調します。出力は、変調信号のベースバンド表現です。

整数値信号とバイナリ値信号

[Input type] パラメーターを [Integer] に設定した場合、有効な入力値は 0、1、2、および 3 です。入力 m に対して [Constellation ordering] を [Binary] に設定すると、出力シンボルは次のようになります。

exp(jθ + jπm/2)

ここで、θ は [Phase offset] パラメーターを表します (グレイコンスタレーション順については次の図を参照してください)。この場合、ブロックはスカラーまたは列ベクトル信号を受け入れます。

[Input type] パラメーターを [Bit] に設定した場合、入力はバイナリ値のペアを含んでいます。この設定の場合、ブロックは偶数の長さの列ベクトルを受け入れます。[Phase offset] パラメーターを $\frac{Π}{4}$ に設定すると、ブロックは、[Constellation ordering] パラメーターを [Binary] または [Gray] に設定するかどうかに従い、次の図に示すコンスタレーションの 1 つを使用します。

前述の図では、最上位ビット (一番左のビット) はブロックの最初のビット入力です。グレイマッピングの詳細は、M-PSK Modulator Baseband ヘルプページを参照してください。

ダイアログボックス

Phase offset (rad)

コンスタレーションの 0 番目の点の位相。

Constellation ordering

ブロックが入力ビットまたは入力整数の各ペアをコンスタレーションシンボルにマップする方法を決定します。

Input type

入力が整数で構成されるか、ビットのペアで構成されるかを示します。

Output data type

出力データ型は、double、single、Fixed-point、User-defined、または Inherit via back propagation に設定できます。

このパラメーターを Fixed-point または User-defined に設定した場合は、より詳しい項目を指定するためのフィールドが利用可能になります。このパラメーターを Inherit via back propagation に設定した場合、出力データ型とスケーリングは次のブロックに一致するように設定されます。

Output word length

固定小数点の出力データ型を、ビット単位の語長で指定します。このパラメーターは、[Output data type] パラメーターで [Fixed-point] を選択した場合に表示のみされます。

Set output fraction length to

次のいずれかの方法によって固定小数点出力のスケーリングを指定します。

[Best precision] を選択すると、出力信号が可能な範囲内での最高精度となるよう、自動的に出力のスケーリングが行われます。
[User-defined] を選択すると、出力のスケーリングは [Output fraction length] パラメーターで指定します。

このパラメーターは、[Output data type] パラメーターで [Fixed-point] を選択するか、[User-defined] を選択した場合にデータ型が固定小数点とされている場合にのみ表示されます。

User-defined data type

符号付きの組み込みデータ型または符号付き固定小数点のデータ型を指定します。固定小数点のデータ型の指定には、Fixed-Point Designer™ の関数 sfix (Simulink)、sint (Simulink)、sfrac (Simulink) および fixdt (Simulink) を使用できます。このパラメーターは、[Output data type] パラメーターで [User-defined] を選択した場合に表示のみされます。

Output fraction length

固定長小数点の出力データ型の場合、小数部ビットの数または 2 進小数点の右側のビットの数を指定します。このパラメーターは、[Output data type] パラメーターで [Fixed-point] を選択するか [User-defined] を選択して [Set output fraction length to] パラメーターで [User-defined] を選択した場合にのみ表示されます。

サポートされているデータ型

端子	サポートされているデータ型
入力	倍精度浮動小数点単精度浮動小数点 Boolean ([Input type] が `[Bit]` の場合) 8、16、32 ビット符号付き整数 8、16、32 ビット符号なし整数 ufix(1) ([Input type] が `[Bit]` の場合) [Input type] が `[Integer]` のときに ufix(2)
出力	倍精度浮動小数点単精度浮動小数点符号付き固定小数点

ペアブロック

QPSK Demodulator Baseband

詳細

すべて展開する

コンスタレーションの可視化

ブロックマスクで [View Constellation] をクリックして、指定したブロックパラメーターの信号コンスタレーションを可視化します。コンスタレーションを表示する前に、パラメーターの設定を適用する必要があります。詳細については、View Constellation of Modulator Blockを参照してください。

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための Verilog および VHDL のコードを生成します。

HDL Coder™ は、HDL の実装および合成ロジックに影響を与える、追加の構成オプションを提供します。

HDL のアーキテクチャ

このブロックは 1 つの既定の HDL アーキテクチャをもっています。

HDL のブロックプロパティ

ConstrainedOutputPipeline	設計内で既存の遅延を移動することによって出力に配置するレジスタの数。分散型パイプラインは、これらのレジスタを再分散しません。既定の設定は `0` です。詳細は、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成コードに挿入する入力パイプラインステージの数。分散型パイプラインと制約付き出力パイプラインは、これらのレジスタを移動できます。既定の設定は `0` です。詳細は、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成コードに挿入する出力パイプラインステージの数。分散型パイプラインと制約付き出力パイプラインは、これらのレジスタを移動できます。既定の設定は `0` です。詳細は、OutputPipeline (HDL Coder)を参照してください。