M-PSK Modulator Baseband

M-ary 位相偏移変調を用いた変調

• 

ライブラリ:
Communications Toolbox / Modulation / Digital Baseband Modulation / PSK
Communications Toolbox HDL Support / Modulation / PM

説明

M-PSK Modulator Baseband ブロックは、M-ary 位相偏移変調 (PSK) を使用して入力信号を変調し、複素ベースバンド出力を返します。変調次数 M は信号コンスタレーションのポイント数に相当し、[M-ary number] パラメーターにより決定されます。このブロックは、スカラーまたは列ベクトルの入力信号を受け入れます。

例

8-PSK 信号の変調と復調

ノイズを含む 8-PSK 信号を生成および復調します。

doc_8psk_model モデルを開きます。モデルは、Random Integer Generatorブロックを使用してランダム データを生成します。ランダム データを変調するため、モデルは、変調次数が 8 で、コンスタレーション順序がグレイ符号に設定されたM-PSK Modulator Basebandブロックを使用します。その後、変調されたデータは、加法性ホワイト ガウス ノイズ チャネル (AWGN Channelブロック) を通過します。モデルは、ノイズを含むコンスタレーションをConstellation Diagramブロックで表示します。ノイズを含むこの信号を復調するため、モデルは、変調器と同じ変調次数とコンスタレーション順序が設定されたM-PSK Demodulator Basebandブロックを使用します。最後に、モデルは、Error Rate Calculationを使用して誤り統計を計算します。

モデルを実行します。

誤り統計をベクトル ErrorVec に収集します。Eb/No が 15 dB のときにシンボル エラーの数が 0 であることを確認します。

Number of symbol errors = 0

AWGN Channel ブロックの Eb/No を 15 dB から 5 dB に変更します。コンスタレーション ダイアグラムを見ると、ノイズが増えていることが分かります。

ノイズ レベルが増加しているため、シンボル エラーの数は 0 より大きくなります。

Number of symbol errors = 21

Simulink を使用した AWGN チャネルのグレイ符号 M-PSK 変調エラー レート

この例では、doc_gray_code を使用して、M-PSK 変調のビット エラー レート (BER) とシンボル エラー レート (SER) を計算します。AWGN 環境下での M-PSK 変調の理論上のエラー レート性能を、グレイ符号シンボル マッピングのエラー レート性能およびバイナリ符号シンボル マッピングのエラー レート性能と比較します。

Random Integer Generator ブロックはソースとして機能し、整数のシーケンスを生成します。Integer to Bit Converter ブロックは、各整数を対応するバイナリ表現に変換します。doc_gray_code モデルのM-PSK Modulator Basebandブロックは、次を行います。

• [0, (M - 1] の範囲の整数を表すバイナリ値の入力を受け入れる。ここで、M は変調次数です。

• グレイ符号の順序付けを使用して、バイナリ表現をコンスタレーション点に割り当てる。

• [0, (2 (M - 1) / M)] の範囲の等間隔の位相をもつ、単位振幅の複素フェーザ出力を生成する。

AWGN Channel ブロックは、変調されたデータにホワイト ガウス ノイズを付加します。M-PSK Demodulator Baseband ブロックは、ノイズを含むデータを復調します。Bit to Integer Converter ブロックは、各バイナリ表現を、対応する整数に変換します。次に、2 つの個別のError Rate Calculationブロックが、復調されたデータのエラー レートを計算します。"SER Calculation" というラベルの付いたブロックは整数データを比較してシンボル エラー レートの統計を計算し、"BER Calculation" というラベルの付いたブロックはビット データを比較してビット エラー レートの統計を計算します。Error Rate Calculation ブロックの出力は、計算されたエラー レート、観察された誤り数、および処理されたデータ量を含む 3 要素ベクトルになります。

シミュレーションの実行時間を短縮し、かつ Eb/N0 比が増加してもエラーの統計値が確実に安定するように、モデルは 100 個のエラーが発生するか 1e8 ビットが送信されるまで実行するように構成されています。

モデルは、コールバック関数 PreLoadFcn を使用して、ブロック パラメーターの構成に使用する変数を初期化します。詳細については、モデル コールバック (Simulink)を参照してください。

エラー レート曲線の生成

関数berawgnを使用して、AWGN 環境下での非差分 8-PSK の理論上の BER を Eb/N0 値の範囲にわたって計算します。グレイ符号シンボル マッピングを使用し、同じ範囲の Eb/N0 値にわたって doc_gray_code モデルをシミュレーションします。

"Constellation orders" パラメーターを Gray ではなく Binary に設定するように M-PSK Modulator Baseband ブロックと M-PSK Demodulator Baseband ブロックを変更して、グレイ符号化とバイナリ符号化を比較します。バイナリ符号シンボル マッピングを使用し、同じ範囲の Eb/N0 値にわたって doc_gray_code モデルをシミュレーションします。

関数semilogyを使用して結果をプロットします。グレイ符号システムは、バイナリ符号システムよりも優れたエラー レート性能を実現します。さらに、グレイ符号のエラー レートは、理論上のエラー レート統計と一致しています。

端子

入力

In_1 — 入力信号

スカラー | ベクトル

入力信号を整数スカラー、整数ベクトルまたはバイナリ ベクトルで指定します。

• [Input type] が [Integer] の場合は、入力信号の要素を 0 から M – 1 の整数で指定します。

• [Input type] が [Bit] の場合は、入力信号をバイナリ ベクトルとして指定します。ここで、要素数はシンボルあたりのビット数の整数倍です。シンボルあたりのビット数は log₂(M) に等しくなります。

データ型: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean

出力

Out_1 — 出力信号

スカラー | ベクトル

出力信号。複素スカラーまたはベクトルとして返されます。出力は、PSK 変調された信号の複素ベースバンド表現です。

データ型: single | double | fixed point

パラメーター

ブロック パラメーターを対話的に編集するには、プロパティ インスペクターを使用します。Simulink^® ツールストリップの [シミュレーション] タブの [準備] ギャラリーで [プロパティ インスペクター] を選択します。

メイン

M-ary 数 — PSK コンスタレーションの変調次数

8 (既定値) | スカラー

変調次数を正の 2 の整数乗として指定します。

例: 2 | 16

入力タイプ — 入力信号の種類

Integer (既定値) | ビット

入力信号の要素を整数またはビットとして指定します。[Input type] が [Bit] の場合、フレームあたりのサンプル数は、シンボルあたりのビット数の整数倍でなければなりません。シンボルあたりのビット数は log₂(M) です。

Constellation ordering — シンボル マッピング

Gray (既定値) | バイナリ | User-defined

整数または log₂(M) ビット入力のグループから成るシンボル マッピング。[グレイ]、[バイナリ]、または [ユーザー定義] として指定します。

• [Constellation ordering] を [グレイ] に設定した場合、入力信号はグレイ符号化された信号コンスタレーションを使用して出力シンボルにマッピングされます。

• [Constellation ordering] を [バイナリ] に設定した場合、変調されたシンボルは exp(jϕ+j2πm/M) となります。ここで、ϕ は位相オフセット (ラジアン)、m は 0 ≤ m ≤ M – 1 となる整数入力、M は変調次数です。

• [Constellation ordering] を [ユーザー定義] に設定した場合は、範囲 [0, M–1] の一意の整数値をもつサイズ M のベクトルを指定します。このベクトルの最初の要素は e^jϕ の値をもつコンスタレーション点に対応し、続く要素は反時計回りに実行されます。

例: [0 3 2 1]

コンスタレーション マッピング — ユーザー定義のシンボル マッピング

[0:7] (既定値) | ベクトル

ユーザー定義のシンボル マッピング。範囲 [0, M – 1] の一意の整数値をもつ M 要素ベクトルとして指定します。このパラメーターを使用して、入力整数を出力整数にマッピングするためのカスタム順序を指定します。

このベクトルの最初の要素は (0 + ϕ) の角度にあるコンスタレーション点に対応し、続く要素は反時計回りに順次対応します。最後の要素は、(-2π/M + ϕ) コンスタレーション点に対応します。ϕ は位相オフセットの値 ([位相オフセット (rad)]) であり、M は変調次数 ([M-ary 数]) です。

依存関係

このパラメーターは、[Constellation ordering] を [ユーザー定義] に設定すると適用されます。

位相オフセット (rad) — 位相オフセット (ラジアン)

pi/8 (既定値) | スカラー

初期コンスタレーションの位相オフセットをラジアン単位の実数スカラーで指定します。

例: pi/4

コンスタレーションの表示 — 基準コンスタレーションをプロットするオプション

ボタン

ブロック マスクで [View Constellation] をクリックして、指定したブロック パラメーターの信号コンスタレーションを可視化します。コンスタレーションを表示する前に、パラメーターの設定を適用します。詳細については、変調器ブロックのコンスタレーションの表示を参照してください。

データ型

出力データ型 — 出力データ型

double (既定値) | single | 逆伝播による継承 | fixdt(1,16) | fixdt(1,16,0) | <データ型式>

変調された出力信号のデータ型を指定します。このパラメーターを固定小数点数オプションのいずれか、または [<データ型式>] に設定して、追加の詳細を指定するためのパラメーターを有効にします。このパラメーターを [Inherit via back propagation] に設定すると、出力データ型とスケーリングがモデルの後続のブロックと一致します。

データ型の指定に関する詳細については、データ型アシスタントを参照してください。

ブロックの特性

データ型	Boolean | double | fixed pointa, b | integer | single
多次元信号	いいえ
可変サイズの信号	はい
a ''input type'' が ''bit'' に設定されている場合、入力が ufix(1) になります。M-ary 変調で ''input type'' が ''integer'' に設定されている場合、入力が ufix(ceil(log2(M))) になります。 b 固定小数点出力は符号付きでなければなりません。

詳細

データ型アシスタント

[データ型アシスタント] は、データ属性の設定を支援します。[データ型アシスタント] を使用するには、 をクリックします。詳細については、データ型アシスタントを利用したデータ型の指定 (Simulink)を参照してください。

アルゴリズム

高次の PSK コンスタレーションの場合、バイナリ順序のシンボル マッピングを使用した M-ary PSK 信号の複素ベースバンド形式は次のようになります。

$$s_m(t)=\exp \left(j\left(\frac{2\pi m}{M}+\varphi \right)\right);m\in \{0,1,\dots ,M-1\}.$$

入力がビット用に構成されている場合、log₂(M) ビットのグループが、構成されたシンボル マッピングの複素シンボルを表します。マッピングは、バイナリ符号化、グレイ符号化、またはカスタム符号化できます。

グレイ符号化には、隣接するコンスタレーション点間で変化するビットが 1 つだけであるという利点があるため、ビット エラー レート性能が向上します。

この 8-PSK コンスタレーションではグレイ符号化されたシンボル マッピングが使用されます。

4 を超える変調次数の場合、AWGN 環境下での PSK のビット エラー レートのパフォーマンスが低下します。このグレイ符号化されたマッピングのビット エラー レート プロットでは、QPSK と BPSK の曲線が相互に重なり合っています。

参照

[1] Proakis, John G. Digital Communications. 4th ed. New York: McGraw Hill, 2001.

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ は、HDL の実装および合成ロジックに影響を与える、追加の構成オプションを提供します。

HDL のアーキテクチャ

このブロックは 1 つの既定の HDL アーキテクチャをもっています。

HDL のブロック プロパティ

ConstrainedOutputPipeline	設計内で既存の遅延を移動することによって出力に配置するレジスタの数。分散型パイプラインは、これらのレジスタを再分散しません。既定の設定は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成コードに挿入する入力パイプライン ステージの数。分散型パイプラインと制約付き出力パイプラインは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成コードに挿入する出力パイプライン ステージの数。分散型パイプラインと制約付き出力パイプラインは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。

バージョン履歴

R2006a より前に導入

参考

ブロック

• M-PSK Demodulator Baseband | M-DPSK Modulator Baseband

関数

• pskmod | pskdemod

トピック

• 位相変調