このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

BPSK Modulator Baseband

BPSK メソッドを使って変調する

• 

×

ライブラリ:
Communications Toolbox / Modulation / Digital Baseband Modulation / PSK
Communications Toolbox HDL Support / Modulation / PM

説明

BPSK Modulator Baseband ブロックは、2 位相偏移変調 (BPSK) メソッドを使用して信号を変調します。出力は、変調信号のベースバンド表現です。入力信号は離散時間バイナリ値の信号でなければなりません。入力ビットが 0 または 1 の場合、変調されたシンボルはそれぞれ exp(jθ)、-exp(jθ) になります。Phase offset (rad) パラメーターは θ の値を指定します (ラジアン単位)。

例

Simulink でのノイズを含む BPSK データ フレームの巡回冗長検査

CRC 符号を使用して、ノイズを含む BPSK 信号のフレーム誤りを検出します。

cm_ex_crc_noisy_bpsk_frames モデルでは、CRC 生成器と検出器のペアは標準 CRC-4 多項式 を使用します。CRC の長さは、多項式の次数によって決定された 4 ビットになります。フレームごとのチェックサムの数は 1 であるため、完全な伝送フレームの終端に 1 つの CRC が付加されます。

バイナリ信号フレームは、フレームの終端に CRC 符号が付加されます。BPSK 変調が信号に適用され、信号が AWGN チャネルを通過します。信号が復調されると、CRC シンドローム検出器が CRC を削除し、CRC の誤りを計算します。

12 ビット フレームのバイナリ データを生成し、CRC ビットを追加します。多項式の次数に基づき、各フレームに 4 ビットが追加されます。BPSK 変調を適用し、AWGN チャネルを通して信号を渡します。復調を行い、CRC 検出器を使用してフレームに誤りが発生しているかどうかを判断します。

CRC 検出の結果が BER 計算と比較されます。

Number of bit errors detected:  6
Number of crc errors detected:  7

拡張例

バーカー符号プリアンブルを使用したフレーム同期

長さ 13 のバーカー符号フレーム プリアンブルをデータ ビットのフレーム同期に使用します。

• モデルを開く

端子

入力

In — 入力データ

スカラー | ベクトル

入力信号。範囲 [0,M – 1] の要素値を持つスカラーまたはベクトルとして指定します。ここで、M は変調次数です。バイナリ ベクトルを指定する場合、要素の数は、シンボルあたりのビット数の整数倍でなければなりません。シンボルあたりのビット数は log₂(M) と等しくなります。

データ型: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean
複素数のサポート: あり

出力

Out — BPSK 変調されたベースバンド信号

スカラー | ベクトル

BPSK 変調されたベースバンド信号。複素数値のスカラーまたはベクトルとして返されます。

データ型: single | double | fixed point

パラメーター

ブロック パラメーターを対話的に編集するには、プロパティ インスペクターを使用します。Simulink^® ツールストリップの [シミュレーション] タブの [準備] ギャラリーで [プロパティ インスペクター] を選択します。

メイン

Phase offset (rad) — 0 番目の点の位相オフセット

0 (既定値) | スカラー

コンスタレーションの 0 番目の点の位相オフセット (ラジアン単位)。スカラーとして指定します。

例: pi/4

コンスタレーションの表示 — 基準コンスタレーションをプロットするオプション

ボタン

ブロック マスクで [View Constellation] をクリックして、指定したブロック パラメーターの信号コンスタレーションを可視化します。コンスタレーションを表示する前に、パラメーターの設定を適用します。詳細については、変調器ブロックのコンスタレーションの表示を参照してください。

データ型

出力データ型 — 出力データ型

double (既定値) | single | fixdt(1,16) | fixdt(1,16, 0) | 逆伝播による継承 | <データ型式>

出力データ型。[double]、[single]、[fixdt(1,16)]、[fixdt(1,16, 0)]、[逆伝播による継承]、または [<データ型式>] として指定します。

このパラメーターの設定を

• [fixdt(1,16)]、[fixdt(1,16.0)]、または [<データ型式>] とした場合、より詳しい項目を指定するためのパラメーターが有効になります。

• [逆伝播による継承] とした場合、出力データ型とスケーリングは次のブロックに一致するように設定されます。

[データ型アシスタント] は、データ属性の設定を支援します。[データ型アシスタント] を使用するには、[データ型アシスタントを表示] をクリックします。詳細については、データ型アシスタントを利用したデータ型の指定 (Simulink)を参照してください。

ブロックの特性

データ型	Boolean | double | fixed pointa, b | integer | single
多次元信号	なし
可変サイズの信号	あり
a ufix(ceil(log2(M))) のみが M-ary 変調への入力です。 b 固定小数点出力は符号付きでなければなりません。

アルゴリズム

位相変調は線形ベースバンド変調手法で、この手法ではメッセージにより定振幅信号の位相を変調します。2 位相偏移変調 (BPSK) は 2 つの位相の変調スキームであり、バイナリ メッセージの 0 と 1 は次の搬送信号において 2 つの異なる位相状態で表されます。

このとき、 です。各項目の意味は次のとおりです。

• ϕ_n = πm, m∈{0,1}.

• E_b はビットあたりのエネルギーです。

• T_b はビットの持続時間です。

• f_c は搬送波周波数です。

MATLAB^® では、BPSK 信号のベースバンド表現は次のようになります。

BPSK 信号は 2 つの位相をもちます。0 と π です。AWGN チャネルのビット エラーの確率は次のようになります。

ここで、N₀ はノイズ パワー スペクトル密度です。

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ は、HDL の実装および合成ロジックに影響を与える、追加の構成オプションを提供します。

HDL のアーキテクチャ

このブロックは 1 つの既定の HDL アーキテクチャをもっています。

HDL のブロック プロパティ

ConstrainedOutputPipeline	設計内で既存の遅延を移動することによって出力に配置するレジスタの数。分散型パイプラインは、これらのレジスタを再分散しません。既定の設定は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成コードに挿入する入力パイプライン ステージの数。分散型パイプラインと制約付き出力パイプラインは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成コードに挿入する出力パイプライン ステージの数。分散型パイプラインと制約付き出力パイプラインは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。

バージョン履歴

R2006a より前に導入

参考

ブロック

• BPSK Demodulator Baseband | M-PSK Modulator Baseband | QPSK Modulator Baseband | DBPSK Modulator Baseband

オブジェクト

• comm.BPSKModulator

トピック

• 変調器ブロックのコンスタレーションの表示