システム設計者は、MATLAB と Simulink を使用して、Versal™ 適応型 SoC デバイスの設計を開発、展開、検証できます。MATLAB や Simulink を使用すると、以下を行うことができます。

  • ハードウェア アーキテクチャおよびアルゴリズムのモデル化とシミュレーション
  • HDL コードと C コードの自動生成を使用して、Versal 適応型 SoC ボードにシステムを展開
  • MATLAB および Simulink のテスト環境に接続された Versal 開発ボード上で実行中のアルゴリズムのデバッグおよび検証
Versal ACAP システム開発向け MATLAB および Simulink

Versal 適応型 SoC デバイスの設計シミュレーション

MATLAB と Simulink を使用すると、Versal 適応型 SoC デバイスの SoC 設計をシミュレーションし解析することができます。この手法では、以下を行うことができます。

  • Arm® Corte®-A72 プロセッサで実行するアルゴリズムを分割し、プログラマブル ロジックに IP コアとして実装
  • 構成済みのリファレンス設計に IP コアを組み込み、作成したモデルを編集して、プロセッサをターゲットにしたアルゴリズムを含める
  • プロセッサ、プログラマブル ロジック、オフチップ DDR メモリ間の通信の影響を組み込んだハードウェアまたはソフトウェア アプリケーションのシミュレーションを実行
3 枚の画像。左に SoC Model Creator のスクリーンショット。上に Simulink 最上位モデル。右に Simulink ソフトウェアモデル。

コード例

詳細

AMD Xilinx の Versal AI コアシリーズ VCK190 評価キット。

Versal 適応型 SoC ボードへのモデルの展開

SoC Blockset を使用すると、ソフトウェア アプリケーションを構築し、IP コアを生成できます。このブロックセットでは、以下も行うことができます。

  • HDL Coder と Embedded Coder を使用して、Simulink モデルから HDL コードと C コードを生成するプロセスを駆動
  • AMD の Versal AI コアシリーズ VCK190 評価キットでプロトタイピング
  • 事前定義された内部インターフェイス、外部入出力 (I/O) インターフェイス、AXI4 レジスタでモデルをカスタマイズ

コード例

詳細

Versal 適応型 SoC ハードウェアに展開したアルゴリズムの検証

Verilog または VHDL のテストベンチを記述する代わりに、MATLAB と Simulink のテストベンチで HDL コードを検証できます。Siemens® EDA、Cadence®、AMD® の HDL シミュレーターを使用したコシミュレーションにより、コードの動作を検証します。このプロセスでは、以下を行うことができます。

  • Versal AI コアシリーズ VCK190 評価キットでの検証とテスト
  • FPGA インザループテストを使用して、Versal 適応型 SoC デバイスのファブリックにプログラムされた IP コアを検証
  • MATLAB で AXI Manager と FPGA Data Capture を使用してオンボードメモリにアクセスし、ハードウェアでテストおよびデバッグを実行
MATLAB セッションからテストを実行するラップトップに接続された開発ボード。

コード例

詳細

ビデオ

製品

Versal 適応型 SoC アプリケーションのシステム開発で使用する製品をご紹介します。

無料評価版を入手する

30 日間無料評価版はこちら

今すぐダウンロード

ご不明な点があればご連絡ください。

カスタム評価とニーズに合った価格については、お問い合わせください。

今すぐ始める