MATLAB と Simulink を使用した Versal 適応型 SoC デバイスのシステム開発
Versal 適応型 SoC デバイスの設計シミュレーション
MATLAB と Simulink には、Versal 適応型 SoC デバイスの SoC 設計をシミュレーションし解析するための環境が用意されています。以下を行うことができます。
- Arm® Corte®-A72 プロセッサで実行するアルゴリズムを分割し、プログラマブル ロジックに IP コアとして実装
- 構成済みのリファレンス設計に IP コアを組み込み、作成したモデルを編集して、プロセッサをターゲットにしたアルゴリズムを含める
- ハードウェア アーキテクチャの影響を組み込めるように、モデル化とシミュレーションの機能を強化 (SoC Blockset を使用)
- プロセッサ、プログラマブル ロジック、オフチップ DDR メモリ間の通信の影響を組み込んだハードウェア/ソフトウェア アプリケーションをシミュレーション (SoC Blockset を使用)
Versal 適応型 SoC ボードへのモデルの展開
HDL Coder と SoC Blockset には、Versal 適応型 SoC ボード向けのターゲット ワークフローが用意されています。HDL Coder を使用すると、アルゴリズムから AXI4 インターフェイスを備えた IP コアを生成し、プログラマブル ロジックに展開できます。次に、Embedded Coder を使用することで、IP コア上の AXI4 インターフェイスと通信するためのデバイスドライバーを含むソフトウェア アプリケーションを生成できます。
SoC Blockset は、HDL Coder と Embedded Coder を基盤とし、Versal Scalar、Adaptable、DSP エンジンを対象とした統合ハードウェア/ソフトウェアのターゲット ワークフローを提供します。また、ボード、ドーターカード、OS、IP の自動カスタマイズを可能にします。
HDL Coder と SoC Blockset のターゲット ワークフローを活用することで、以下を行うことができます。
- MATLAB や Simulink から Versal AI Core Series VCK190 評価キット上で設計をプロトタイピング
- MATLAB から AXI4 レジスタを操作し、Versal ボード上でアルゴリズムのパラメーターを対話的に調整
- 独自のボードやリファレンス設計の定義を作成し、Versal ベースのハードウェアボードに対応
- 事前定義された内部インターフェイス、外部入出力インターフェイス、AXI4 レジスタでモデルをカスタマイズ
また、HDL Coder や Embedded Coder (AMD Vitis™ Model Composer も使用) を通じて、Versal AI エンジンをターゲットとすることも可能です。
Versal 適応型 SoC ハードウェアに展開したアルゴリズムの検証
Verilog または VHDL のテストベンチを記述する代わりに、MATLAB と Simulink のテストベンチで HDL コードを検証できます。Siemens® EDA、Cadence®、AMD Xilinx® の HDL シミュレーターを使用したコシミュレーションにより、コードの動作を検証します。このプロセスでは、以下を行うことができます。
- Versal AI コアシリーズ VCK190 評価キットでの検証とテスト
- FPGA インザループテストを使用して、Versal デバイスのファブリックにプログラムされた IP コアを検証
- MATLAB で AXI Manager と FPGA Data Capture を使用してオンボードメモリにアクセスし、ハードウェアでテストおよびデバッグを実行