SoC Blockset

FR1 および FR2 用 5G NR SIB1 リカバリのブロック線図。

5G および SDR アプリケーション

Wireless HDL Toolbox を使用し、SoC Blockset 実装を用いて、5G NR MIB リカバリアルゴリズムまたは FR1 および FR2 用の 5G NR SIB1 リカバリアルゴリズムをシミュレーションおよび展開します。Zynq ベースの無線 を Analog Devices の RF カードとともに使用して、実用的な無線システムのプロトタイピング、検証、テストを行います。

AMD ZC706 ボードを使用した車線検出アルゴリズムの Simulink モデル。

ビジョン アプリケーション

ライブビデオのシミュレーションへのキャプチャ、ハードウェア上でのビデオストリーミングの処理、ディープラーニング プロセッサとの統合を可能にする SoC リファレンス設計を使用して、モデルを構築します。SoC Blockset ハードウェア サポート パッケージを使用して、ライブビデオ入力を使用するプロトタイプ設計を開発します。

ベクトル制御アルゴリズム用のブロック線図と SoC Blockset モデル。

モーターおよびパワー エレクトロニクス制御アプリケーション

プロセッサとプログラマブル ロジックの間で分割されたモーターとパワー エレクトロニクス コントローラーをモデル化およびシミュレーションします。C コード生成とコンパイル、および IP コア生成を自動化し、AMD Zynq および Versal デバイスや Intel SoC FPGA をターゲットにします。

Versal AI Core シリーズ VCK190 評価キットハードウェア。

Versal ターゲットデバイス

最新のプログラム可能な AMD SoC デバイスの事前定義済みモデルを使用してシステム設計を解析し、SoC Builder ツールを使用してテスト用の開発ボードに展開します。

RFSoC ターゲットデバイス

AMD RFSoC デバイスをターゲットにしてレーダー アプリケーションをシミュレーションおよび展開します。5G 信号検出アルゴリズムを RFSoC ボードに展開し、SoC Blockset を使用してハードウェアのプログラミング、メモリへのテストデータの読み込み、展開した設計の制御を行います。AMD UltraScale+ RFSoC を使用して、CDMA および FHSS アプリケーション用に周波数ホッピング アルゴリズムを実装します。

左から時計回り: ZC706、ZedBoard、Arty、ZC702、PicoZed。

AMD UltraScale+ MPSoC および Zynq-7000 ターゲットデバイス

MPSoC および Zynq-7000 プラットフォーム上に実装するモーター/パワー エレクトロニクス制御や無線通信などのアプリケーションを開発します。SoC Builder アプリを使用して、ハードウェアのプロトタイピングを行うためのハードウェア/ソフトウェア アルゴリズムの構成、構築、展開を行います。

Xilinx ボード用のハードウェア セットアップ アプリのスクリーンショット。

COTS ボードとカスタムボードのサポート

OS カスタマイザーツールを使用して、組み込みプロセッサ用にライブラリを変更して Linux® ディストリビューションに追加します。サポートされているボードの組み込みの Linux オペレーティング システムをカスタマイズします。

DDR メモリのモデル化

DDR メモリをモデル化して、ハードウェアロジックと組み込みプロセッサ間の共有メモリのトランザクションをシミュレーションします。メモリトラフィックを調整するよう、DMA コントローラーを構成します。シミュレーションでは、メモリレイテンシとスループットを考慮します。

リファレンス設計の内容。RAM、メモリコントローラー、データおよび制御インターフェイス、FIFO、クロックマネージャー、制御パスが含まれる。

HDL Coder リファレンス設計の生成

SoC Blockset モデルから HDL Coder リファレンス設計を直接生成し、HDL ワークフロー アドバイザー ツールを使用して HDL Coder で作成した IP コアを統合します。