SoC Blockset

SoC ハードウェアアーキテクチャおよび SoC ソフトウェアアーキテクチャの設計、評価、実装

SoC Blockset™ は、ASIC、FPGA、プログラム可能なシステムオンチップ (SoC)、マルチコアマイクロコントローラー/マイクロプロセッサ用のハードウェアアーキテクチャおよびソフトウェアアーキテクチャのモデル化、シミュレーション、解析を行うための Simulink^® ブロックおよび可視化ツールを提供します。

SoC Blockset では、生成されたテストトラフィックまたは実際の I/O データを使用して、メモリと内部および外部の結合性や、スケジューリングと OS の影響をシミュレーションできます。さまざまなシステムアーキテクチャをすばやく調べ、ハードウェアとソフトウェアの分割に伴うインターフェイスの複雑度を予測し、ソフトウェアのパフォーマンスとハードウェア使用率を評価できます。

SoC Blockset は、Embedded Coder および HDL Coder と併用することで、Xilinx^® および Intel^® FPGA、Xilinx UltraScale+™ MPSoC や RFSoC デバイスなどのプログラム可能な SoC、Texas Instruments C2000™ MCU などのマルチコアマイクロコントローラー/マイクロプロセッサ用のアプリケーションを実装します。

SoC Blockset を使用した FPGA からプロセッサへのデータパス設計: モデル化とシミュレーション

SoC アーキテクチャのシミュレーションおよび解析

ソフトウェアのアルゴリズム、ハードウェアロジック、メモリシステム、I/O デバイスを開発して、SoC アプリケーションに統合します。ハードウェアに展開する前に、アーキテクチャの代替を評価します。

仕様からの SoC アーキテクチャの開発

System Composer™ アプリケーションの機能アーキテクチャから始めて、機能コンポーネントを SoC ハードウェアアーキテクチャ (プロセッサ)、プログラマブルロジック (FPGA)、およびメモリに割り当てることができます。アプリケーション全体の動作をシミュレーションし、正しく機能しているかどうかを確認します。次に、実装を評価して、ハードウェアとソフトウェア間で機能コンポーネントをどのように割り当てるかを判断します。

SoC アプリケーションのためのシステムエンジニアリングアプローチ

System Composer を使用して、機能コンポーネントを SoC ハードウェアアーキテクチャのコンポーネントに割り当てる。

アルゴリズムリソース使用量の解析

Simulink モデルまたは MATLAB^® 関数を解析して、実装に必要な算術演算子の数を要約したレポートを生成します。これらのレポートを使用して、FPGA、ASIC、SoC デバイスのさまざまなアーキテクチャを比較し、設計上のトレードオフを実行して、ハードウェアとソフトウェアの分割について探索します。

アルゴリズムリソースの解析

MATLAB アルゴリズム用の演算子の数の推定

socModelAnalyzer を使用した FIR フィルター実装の比較

MATLAB 関数または Simulink モデルを実装するために必要な演算子の推定数と型を表示。

メモリトランザクション

DDR メモリをモデル化して、ハードウェアロジックと組み込みプロセッサ間で共有するメモリトランザクションをシミュレーションします。メモリトラフィックをアービトレートするよう、DMA メモリコントローラーを設定します。シミュレーションでメモリレイテンシとスループットを考慮します。

トラフィックジェネレーターを使用したメモリ帯域幅の解析

ハードウェアからソフトウェアへのデータのストリーミング

ソフトウェアからハードウェアへのデータのストリーミング

メモリおよびレジスタデータの転送

外部メモリチャネルプロトコル

MATLAB および Simulink による RFSoC 向け無線アプリケーションの開発 (4 ビデオ)

SoC Blockset を使用した FPGA からプロセッサへのデータパス設計: モデル化とシミュレーション

タスクの実行

オペレーティングシステム (OS) で管理されているとおり、組み込みソフトウェアでのタスクの実行をモデル化します。正確なタイミングでコンテキストの切り替え、タスクのプリエンプション、および実行期間を考慮して、タスクをシミュレーションします。FPGA ファブリックで生成されたソフトウェア割り込みをモデル化します。非確定的なタスク期間のシミュレーションを実行するための統計を適用するか、またはハードウェアテスト中に記録されたタスクの期間を適用します。

タスク実行のコンセプト

タスクマネージャー

タスクの実行

タスクの期間

FPGA 割り込みによるソフトウェアのタスクのトリガー

タイミング図を使用して、タスクのプリエンプション、コンテキストの切り替え、実行期間を可視化。

SoC モデルテンプレート

段階的なアプローチを使用して、SoC アプリケーションの完全なモデルをゼロから構築します。または、ビジョンアプリケーションおよび通信アプリケーション用のテンプレートなど、ハードウェア/ソフトウェアのコプロセッシング用の事前定義されたテンプレートから作成します。

FPGA からプロセッサへのストリーミングテンプレート

プロセッサから FPGA へのストリーミングテンプレート

ソフトウェア無線テンプレート

HDMI テンプレート

HDMI を使用したフレームバッファーテンプレート

RFSoC テンプレート

事前定義されたモデルのテンプレートを使用して、SoC アプリケーション用のモデルを構築。

記録された I/O データを使用したシミュレーション

RF 信号や HDMI データなどのハードウェアペリフェラルのソースを記録した後に、シミュレーションまたはハードウェアテストで記録データをソースとして再生します。

SoC デバイスからの I/O データの記録

SoC デバイスから記録された I/O データを使用したシミュレーションの実行

シミュレーションのソースとして記録データを再生。

システム性能の解析

シミュレーションを通じてメモリパフォーマンスとタスクの実行を評価し、デバイス上のプロファイリングを実行します。

タスク実行の解析

タイマードリブンのタスクとイベントドリブンのタスクを組み込んだ Simulink モデルを実行して、SoC アプリケーションのソフトウェアシステムをシミュレーションします。タスク実行のタイミング、プリエンプション、レートのオーバーラン、ドロップ、およびコア使用率を可視化します。前回のシミュレーション、または SoC デバイスから直接取得したタスクのタイミングに関するデータを使用して、シミュレーションでタスクの実行を再現します。

タスクの実行

タスク実行レポートに、タスクの最小値、最大値、一般的なタイミングと、プロセッサコアの使用統計を表示。

DDR メモリのパフォーマンス

システム設計のメモリ帯域幅を解析します。SoC デバイスに展開する前に、シミュレーションの結果と帯域幅のメトリクスを可視化します。

FPGA の実行による診断情報

カーネル計測プロファイラー

共有メモリのトランザクションをシミュレーションして、パフォーマンスを解析。

デバイス上のメモリパフォーマンスの監視とタスク実行のプロファイリング

SoC デバイスでメモリパフォーマンスとタスクの実行を測定します。次に、これらの測定値を可視化および解析して、システムパフォーマンスの要件を満たすように SoC モデルを調整します。MATLAB または Simulink のテストベンチから、リアルタイムで SoC デバイスと連携します。

コード計測プロファイラー

プロセッサでのタスク実行のプロファイリング

コード計測プロファイラーを使用して、タスクの実行を測定。

SoC や FPGA デバイスへの展開

プログラマブルロジック用のリファレンス設計と RTL コードを生成します。プロセッサタスク用の C/C++ コードを生成します。完成したハードウェア/ソフトウェアアプリケーションを開発用ボードに展開します。

組み込みソフトウェアのプロジェクトを生成

SoC Blockset を Embedded Coder^® と併用して、スケジューラー、ソフトウェアのタスク、I/O デバイスのドライバーの統合など、モデルから組み込みソフトウェアの完全なプロジェクトを生成します。

SoC デザインの生成

SoC Builder

ソフトウェアのタスクのコード生成

モデルから組み込みソフトウェアの完全なプロジェクトを生成。

リファレンス設計を生成

プログラマブルロジックデバイス用のリファレンス設計を生成します。リファレンス設計は、外部メモリやソフトウェアアプリケーションに接続可能なデータパスと制御パスを含む、IP コアによる構成済みネットワークです。SoC Blockset では、Xilinx および Intel の設計ツールに接続してビットストリームを生成した後、FPGA ボードと SoC ボードをプログラミングします。

SoC モデルからのカスタムリファレンス設計のエクスポート

カスタムリファレンス設計をエクスポート

HDL Coderにより生成された HDL アルゴリズム IP で使用するためのリファレンス設計を生成。

COTS ボードとカスタムボードをターゲット化

Xilinx Zynq UltraScale+ MPSoC および RFSoC、Zynq-7000 SoC、Intel Cyclone、Arria SoC FPGA など、サポートされているハードウェアキットにハードウェア/ソフトウェアのアプリケーションを実装します。ハードウェアサポートパッケージを使用してボードをターゲット化するか、カスタムボード用のサポートを構築します。

Xilinx RFSoC デバイスを使用したトーンの送受信 - パート 1 システム設計

Xilinx RFSoC デバイスを使用したトーンの送受信 - パート 2 展開

Xilinx RFSoC デバイスを使用した 5G NR セルサーチ

サポートされているサードパーティ製のツールおよびハードウェア

SoC Blockset Support Package for Xilinx Devices

SoC Blockset Support Package for Intel Devices

SoC Blockset を使用した FPGA からプロセッサへのデータパス設計: Xilinx への展開 (5:43)

ギャラリーを見る (4 枚の画像)

注目の応用例

無線通信、動画および画像処理、制御用のハードウェア/ソフトウェアアプリケーションを開発および展開します。

無線通信およびレーダー

プロセッサ、FPGA、DDR メモリサブシステムの影響を考慮しながら、無線通信およびレーダーアプリケーションを評価します。Xilinx Zynq UltraScale+ MPSoC および RFSoC デバイスの事前定義されたモデルを使用してハードウェア/ソフトウェアアプリケーションをシミュレーションし、開発ボードに展開して RFSoC デバイスのデータコンバーターを構成します。

Xilinx RFSoC デバイスを使用したパルスドップラーレーダー

Xilinx RFSoC デバイスを使用した 5G NR MIB リカバリ

Xilinx RFSoC デバイスを使用した OFDM 送受信

SoC Blockset を使用して、Xilinx UltraScale+ RFSoC を対象としたレンジドップラーレーダーなどのアプリケーションをモデル化、シミュレーション、展開。

動画および画像処理

データ量の多い動画および画像処理アプリケーションでは、設計者がメモリ帯域幅の要件を評価して、アプリケーションのフレームレートとフレームサイズの要件を満たしていることを確認する必要があります。SoC Blockset を使用して外部 DDR メモリをモデル化し、シミュレーションでメモリ帯域幅を動的に評価します。次に、HDL Coder™ を使用して完全準拠の AXI4 インターフェイス IP を生成します。

外部メモリを使用した垂直動画フリッピング

外部メモリを使用したコントラスト制限付き適応ヒストグラム均等化

SoC Blockset のブロックを使用した動画アプリケーションのモデル化。

モーター制御と電力制御

制御タスクをさまざまなコンピューティングユニットに分割することで、マルチコアマイクロコントローラーまたは SoC にリアルタイムのモーターおよびパワーエレクトロニクス制御を実装します。プラントとの ADC/PWM ペリフェラル/プロセッサ間通信をシミュレーションし、プロトタイプシステムに展開します。

マルチプロセッサ MCU 用モーター制御を分割

モーター制御アプリケーションで MCU スケジューリングとペリフェラルを統合