SoC Blockset では、プログラム可能な SoC や ASIC 上でのアルゴリズムの性能をシミュレーションし、解析できます。これらのアルゴリズムをハードウェアおよびソフトウェアのアプリケーションとして展開し、プロトタイピングや量産を行うことができます。
このブロックセットを使用すると、Arm® プロセッサコア、ハードウェアロジック、メモリ、およびペリフェラル間のインターフェイスを定義することにより、ハードウェア アーキテクチャの Simulink モデルを構築できます。モデルを用いてアルゴリズムをハードウェアロジックとプロセッサ間で分割し、実装のトレードオフを解析できます。
SoC Builder アプリは、IP コアおよびソフトウェアの構築と、開発ボードのプログラミングにより展開を自動化します (HDL Coder および Embedded Coder を使用)。
SoC Blockset は、性能診断とソフトウェア プロファイリングを使用してハードウェアに展開したアプリケーションを解析します。サポート対象のデバイスには、AMD® Versal™ Adaptive SoC、Zynq™ UltraScale+™ MPSoC/RFSoC、Zynq-7000 SoC、および Intel® SoC FPGA などがあります。
5G および SDR アプリケーション
Wireless HDL Toolbox を使用し、SoC Blockset 実装を用いて、5G NR MIB リカバリアルゴリズムまたは FR1 および FR2 用の 5G NR SIB1 リカバリアルゴリズムをシミュレーションおよび展開します。Zynq ベースの無線 を Analog Devices の RF カードとともに使用して、実用的な無線システムのプロトタイピング、検証、テストを行います。
ドキュメンテーション | 例
ビジョン アプリケーション
ライブビデオのシミュレーションへのキャプチャ、ハードウェア上でのビデオストリーミングの処理、ディープラーニング プロセッサとの統合を可能にする SoC リファレンス設計を使用して、モデルを構築します。SoC Blockset ハードウェア サポート パッケージを使用して、ライブビデオ入力を使用するプロトタイプ設計を開発します。
ドキュメンテーション | 例
モーターおよびパワー エレクトロニクス制御アプリケーション
プロセッサとプログラマブル ロジックの間で分割されたモーターとパワー エレクトロニクス コントローラーをモデル化およびシミュレーションします。C コード生成とコンパイル、および IP コア生成を自動化し、AMD Zynq および Versal デバイスや Intel SoC FPGA をターゲットにします。
ドキュメンテーション | 例
Versal ターゲットデバイス
最新のプログラム可能な AMD SoC デバイスの事前定義済みモデルを使用してシステム設計を解析し、SoC Builder ツールを使用してテスト用の開発ボードに展開します。
ドキュメンテーション | 例
RFSoC ターゲットデバイス
AMD RFSoC デバイスをターゲットにしてレーダー アプリケーションをシミュレーションおよび展開します。5G 信号検出アルゴリズムを RFSoC ボードに展開し、SoC Blockset を使用してハードウェアのプログラミング、メモリへのテストデータの読み込み、展開した設計の制御を行います。AMD UltraScale+ RFSoC を使用して、CDMA および FHSS アプリケーション用に周波数ホッピング アルゴリズムを実装します。
ドキュメンテーション | 例 (無線通信、レーダー)
AMD UltraScale+ MPSoC および Zynq-7000 ターゲットデバイス
MPSoC および Zynq-7000 プラットフォーム上に実装するモーター/パワー エレクトロニクス制御や無線通信などのアプリケーションを開発します。SoC Builder アプリを使用して、ハードウェアのプロトタイピングを行うためのハードウェア/ソフトウェア アルゴリズムの構成、構築、展開を行います。
ドキュメンテーション | 例
COTS ボードとカスタムボードのサポート
OS カスタマイザーツールを使用して、組み込みプロセッサ用にライブラリを変更して Linux® ディストリビューションに追加します。サポートされているボードの組み込みの Linux オペレーティング システムをカスタマイズします。
ドキュメンテーション | 例
DDR メモリのモデル化
DDR メモリをモデル化して、ハードウェアロジックと組み込みプロセッサ間の共有メモリのトランザクションをシミュレーションします。メモリトラフィックを調整するよう、DMA コントローラーを構成します。シミュレーションでは、メモリレイテンシとスループットを考慮します。
ドキュメンテーション | 例
HDL Coder リファレンス設計の生成
SoC Blockset モデルから HDL Coder リファレンス設計を直接生成し、HDL ワークフロー アドバイザー ツールを使用して HDL Coder で作成した IP コアを統合します。
ドキュメンテーション | 例