SoC Blockset
SoC ハードウェア アーキテクチャおよび SoC ソフトウェア アーキテクチャの設計、評価、実装
SoC Blockset™ は、ASIC、FPGA、システムオンチップ (SoC) 用のハードウェア アーキテクチャおよびソフトウェア アーキテクチャのモデル化、シミュレーション、解析を行うための Simulink® ブロックおよび可視化ツールを提供します。メモリモデル、バスモデル、I/O モデルを使用してシステム アーキテクチャを構築し、そのアーキテクチャをアルゴリズムと一緒にシミュレーションできます。
SoC Blockset では、生成されたテストトラフィックまたは実際の I/O データを使用して、メモリと内部および外部の結合性や、スケジューリングと OS の影響をシミュレーションできます。さまざまなシステム アーキテクチャをすばやく調べ、ハードウェアとソフトウェアの分割に伴うインターフェースの複雑度を予測し、ソフトウェアのパフォーマンスとハードウェア使用率を評価できます。
SoC Blockset は、Zynq®-7000、Ultrascale +™、Intel SoC FPGA など、Xilinx® および Intel® のFPGA デバイスと SoC プラットフォームのリファレンス デザインをエクスポートします。これらのリファレンス デザインは、Xilinx および Intel の設計ツールで使用できます。
詳細を見る:
メモリトランザクション
ハードウェアロジックと組み込みプロセッサ間で共有するメモリトランザクションをモデル化して、シミュレーションします。メモリトラフィックを調停するよう、DMAメモリコントローラーを設定します。シミュレーションでメモリレイテンシとスループットを考慮します。
タスクの実行
オペレーティング システム (OS) で管理されているとおり、組み込まれたプロセスでのタスクの実行をモデル化します。正確なタイミングで、コンテキストの切り替え、タスクのプリエンプション、実行期間を考慮して、タスクをシミュレーションします。
OS を使用するアプリケーション用のタスク実行のサイクル。
SoC モデルテンプレート
段階的なアプローチを使用して、SoC アプリケーションの完全なモデルを一から構築します。または、ビジョンアプリケーションおよび通信アプリケーション用のテンプレートなど、ハードウェア / ソフトウェアのコプロセッシング用の事前定義されたテンプレートから作成します。
事前定義されたモデルのテンプレートを使用して、SoC アプリケーション用のモデルを構築。
記録された I/O データを使用したシミュレーション
RF 信号や HDMI データなどのハードウェア周辺機器のソースを録音した後に、シミュレーションまたはハードウェアテストで録音をソースとして再生します。
シミュレーションのソースとして録音を再生。
DDR メモリのパフォーマンス
システム設計のメモリ帯域幅を解析します。SoC デバイスに展開する前に、シミュレーションの結果と帯域幅のメトリクスを可視化します。
共有メモリのトランザクションをシミュレーションして、パフォーマンスを解析。
デバイス上のメモリパフォーマンスの監視とタスク実行のプロファイリング
SoC デバイスでメモリパフォーマンスとタスクの実行を測定します。次に、これらの測定値を可視化および解析して、システム パフォーマンスの要件に準拠するように SoC モデルを調整します。MATLAB または Simulink のテストベンチから、リアルタイムで SoC デバイスと連携します。
コード計測プロファイラーを使用して、タスクの実行を測定。
組み込みソフトウェアのプロジェクトの生成
SoC Blockset を Embedded Coder® と併用すると、スケジューラー、ソフトウェアのタスク、I/O デバイスのドライバーの統合など、モデルから組み込みソフトウェアの完全なプロジェクトを生成できます。
モデルから組み込みソフトウェアの完全なプロジェクトを生成。
リファレンス デザインのエクスポート
プログラマブル ロジック デバイス用のリファレンス設計を生成します。リファレンス デザインとは、外部メモリやソフトウェア アプリケーションに接続できるデータパスと制御パスを持つ IP コアのネットワークを設定したものです。SoC Blockset では、Xilinx および Intel の設計ツールに接続してビットストリームを生成した後、FPGA ボードと SoC ボードをプログラミングします。
HDL アルゴリズム IP と使用するためのリファレンス デザインを生成。
アルゴリズム IP の生成
HDL Coder™ を使用して、ターゲット向けに最適化したアルゴリズム IP を生成します。生成された IP を SoC Blockset からエクスポートしたリファレンス デザインに統合し、FPGA ベンダーツールを使用して全体のビットストリームを生成します。
HDL Coder を使用して、アルゴリズム IP をリファレンス デザインに組み込む。
アプリケーション ソフトウェアの生成
Embedded Coder を使用して、ソフトウェア アプリケーション コードを生成し、SoC ハードウェアボードに展開します。SoC Blockset では自動的にタスクを作成して、スレッドに割り当てます。次に、割り込み、メッセージ、システムイベントを生成されたコードに関連付けます。
アルゴリズムモデルからアプリケーション ソフトウェアを生成。
サポートされているハードウェアボード
Xilinx または Intel の FPGA もしくは SoC を搭載した、サポートされているハードウェアキットにハードウェア / ソフトウェアのアプリケーションを実装します。ハードウェア サポート パッケージを使用してボードをターゲットにするか、カスタムボード用のサポートを構築します。
対応ボード
リファレンス設計
SoC Blockset Simulink モデルからカスタムの参照設計をエクスポート
アルゴリズム アナライザー
設計プロセスの早期に、MATLAB 関数または Simulink モデルの計算量を解析
プロキシタスク ブロックの機能強化
未知の実装を持つタスクコンポーネントのために非同期タスク実行のモデル化
IP コアレジスタ読み込みブロック
プロセッサからハードウェアロジックに対する書き込み操作をモデル化
I2C マスターブロックの機能強化
設定サポートを追加のスレーブデバイスにまで拡張し、低速 I2C スレーブデバイスと同期
Xilinx UltraScale+ RFSoC のサポート
Xilinx RFSoC デバイスのハードウェア/ソフトウェア アーキテクチャをシミュレーションして、Zynq UltraScale+ RFSoC ZCU111 Evaluation Kit にアプリケーションを展開
これらの機能および対応する関数の詳細については、リリースノートを参照してください。
