Wireless HDL Toolbox

5G NR HDL ダウンリンク受信機アルゴリズムには、探索コントローラー、SSB 検出器、SSB 復号器、SIB1 グリッド復調器、SIB1 復号器が含まれます。

5G New Radio (NR)

セルサーチおよびマスター/システム情報ブロック (MIB/SIB1) リカバリのために、事前構築済みかつ検証済みの 5G NR サブシステム IP を統合します。LDPC、Polar、および CRC などの 5G NR IP ブロックを使用して、ハードウェアに対応したカスタムの 5G サブシステムを設計します。

送信された OFDM フレーム構造のカラーグリッド表示。

構成可能な OFDM

直交周波数分割多重 (OFDM) ハードウェア サブシステム IP を使用してデータを送信および受信します。HDL 向けに最適化された IP ブロックを使用して、OFDM ベースのカスタム FPGA または ASIC ハードウェアを設計します。

衛星通信

FPGA または ASIC 実装に対応した DVB-S2CCSDS、および GPS ベースの衛星通信システムを設計します。DVB-S2 受信機などのサブシステム IP を統合したり、HDL 向けに最適化された IP ブロックを使用して独自の IP を開発したりできます。

WLAN 受信機サブシステムのハードウェア アーキテクチャを表すブロック線図。

WLAN

FPGA または ASIC ハードウェアに対応した無線 LAN 通信システムを開発します。WLAN 受信機または時間および周波数同期サブシステムから始めるか、あるいは IP ブロックを使用してカスタム機能を作成します。

PSS/SSS 検出、OFDM 復調、MIB/SIB1 リカバリを含む LTE HDL IP サブシステムのブロック線図。

LTE

セルサーチ、マスター/システム情報ブロック (MIB/SIB1) リカバリ、または多入力多出力 (MIMO) LTE 送信機向けに、事前構築済みかつ検証済みの 4G LTE サブシステム ハードウェア IP を統合します。

カスタム通信

ハードウェアで実証済みの基本ブロック IP を使用して、カスタム通信システムを開発します。デジタル プリディストーター (DPD) や汎用の低密度パリティチェック (LDPC) 符号化器および復号化器などの設計例を使用して、すぐに始めることができます。

ハードウェア実装のシミュレーションとその結果の検証方法を示す、MATLAB アルゴリズムとテストベンチのブロック線図。

検証

ハードウェア対応モデルのシミュレーションを実行しながら、その結果を MATLAB のリファレンス アルゴリズムと比較します。HDL Verifier により、生成された HDL を使用したコシミュレーションや、RTL 検証用のモデルの生成を行います。

ソフトウェア無線プラットフォームで OTA (over-the-air) テストを実行する Simulink モデル。

FPGA、ASIC、および SoC への展開

HDL Coder を使用して、アプリケーションを FPGA ベースのソフトウェア無線 (SDR) プラットフォームに展開し、ライブの OTA 信号を使用してプロトタイプを作成します。同じアプリケーション モデルを量産展開に再利用します。

「5G New Radio セルサーチおよびマスター情報ブロックリカバリが組み込まれた MathWorks の作業例から開始して、お客様の要件に合わせて設計を変更しました。これにより作業が簡略化され、時間を大幅に節約できました」