Main Content

このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

FPGA データの取得

ライブFPGAから信号データをキャプチャする

FPGA での設計の実行中に、FPGA データ取得を使って設計からの信号を観察します。この機能は、FPGA から信号データのウィンドウを取得し、データを MATLAB® または Simulink® に返します。信号を取得するために、HDL Verifier™ は、HDL プロジェクトに統合し、残りの設計とともに FPGA に展開しなければならない IP コアを生成します。HDL Verifier は、FPGA と通信し、データを MATLAB または Simulink に返すアプリ、System object™、および Simulink モデルも生成します。

FPGA データを取得するには、次の手順に従います。

  1. カスタマイズされたコンポーネントと IP コアを生成します。生成された IP のポート名とサイズを指定します。これらのポートは、キャプチャする信号と、キャプチャの発生を制御するトリガーとして使用する信号に接続します。

  2. 生成された IP を FPGA デザインに統合し、デザインを FPGA ボードに展開します。

  3. 生成されたアプリ、System object、または Simulink モデルを使用して、解析、検証、または表示のためのデータを取得します。キャプチャがいつ発生するかを制御するトリガー条件と、キャプチャするデータを制御するキャプチャ条件を構成できます。

データキャプチャワークフローを参照してください。

複数の FPGA データ キャプチャ IP を使用して、異なるクロック ドメインからデータをキャプチャし、FPGA 設計をデバッグします。複数の FPGA データ キャプチャの詳細については、非同期データのキャプチャ を参照してください。

ツール

FPGA Data Capture Component GeneratorFPGAデータキャプチャコンポーネントの構成と生成
FPGA Data Captureライブ FPGA からデータを MATLAB ワークスペースにインタラクティブにキャプチャします

関数

hdlverifier.FPGADataReaderライブ FPGA から MATLAB ワークスペースにデータをキャプチャする
dataCaptureHub複数のデータキャプチャIPと通信する (R2024a 以降)
generateFPGADataCaptureIPオープンFPGAデータキャプチャコンポーネントジェネレータ
addFPGADataCaptureToVivadoVivado プロジェクトにデータ キャプチャ IP を追加する (R2024a 以降)

ブロック

FPGA Data ReaderライブFPGAからSimulinkモデルにデータをキャプチャする

トピック

注目の例