このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

generateFPGADataCaptureIP

オープンFPGAデータキャプチャコンポーネントジェネレータ

構文

generateFPGADataCaptureIP

generateFPGADataCaptureIP('restore',true)

generateFPGADataCaptureIP(matFile)

説明

generateFPGADataCaptureIP は FPGA Data Capture Component Generator ツールを開きます。

generateFPGADataCaptureIP('restore',true) は FPGA Data Capture Component Generator ツールを開き、最新の設計のパラメータを再読み込みします。

generateFPGADataCaptureIP(matFile) は FPGA Data Capture Component Generator ツールを開き、matFile ですでに生成して保存した設計のパラメータを再読み込みします。

例

FPGAデータキャプチャコンポーネントジェネレータを起動する

この例では、FPGA データ キャプチャ コンポーネント ジェネレーター ツールを起動する方法を示します。

デフォルト設定でツールを開く

次のコマンドを実行して、FPGA データ キャプチャ コンポーネント ジェネレーター ツールを起動します。

generateFPGADataCaptureIP

入力引数

restore — 最新の設計パラメータを再読み込みするオプション

false (既定値) | true

true または false として指定された最新の設計パラメータを再ロードするオプション。この入力を true として指定すると、FPGA Data Capture Component Generator ツールが開き、最新の設計のパラメータが再ロードされます。それ以外の場合、ツールはデフォルト設定で開きます。

例: 'restore',true

データ型: logical

matFile — 設計パラメータを含むMATファイル

文字ベクトル | string スカラー

文字ベクトルまたは文字列スカラーとして指定された設計パラメータを含む MAT ファイル。この入力を datacapture_gensettings.mat の形式で指定し、datacapture を次のいずれかのオプションに置き換えます。

• 生成された HDL IP コア名

• multipleDatacaptureIPs

  メモ

  JTAG インターフェイスを介して Xilinx^® デバイスをターゲットとする場合にのみ、複数のデータ キャプチャ IP を有効にできます。

この MAT ファイルは、生成された他のデータ キャプチャ コンポーネントと同じフォルダーに生成されるファイルです。この入力を指定すると、FPGA Data Capture Component Generator ツールが開き、この値で指定されたデザインのパラメータが再ロードされます。

ファイルが現在の作業フォルダー内にある場合は、MAT ファイル名のみを指定する必要があります。

例: 'datacapture_gensettings.mat'

ファイルが現在の作業フォルダーにない場合は、保存された MAT ファイルへの完全なパスを指定する必要があります。

例: 'C:/home/user/datacapture_gensettings.mat'

データ型: char | string

バージョン履歴

R2017a で導入

R2023a: 以前の設計パラメータを再読み込み

この関数は、すでに生成して MAT ファイルに保存した設計のパラメータを再読み込みします。

次の反復で同じ設計を再ロードするには、設計パラメータを含む MAT ファイルを関数の入力引数として指定します。

generateFPGADataCaptureIP('datacapture_gensettings.mat');

ここで、datacapture は、FPGA Data Capture Component Generator ツールで指定する 生成された IP 名 です。

参考

FPGA Data Capture Component Generator

トピック

• FPGA データ キャプチャを使用して Xilinx FPGA ボードから温度センサー データをキャプチャする
• FPGA データ キャプチャを使用して Intel FPGA ボードからオーディオ信号をキャプチャする
• 複数の FPGA データ キャプチャ IP を使用して FPGA から非同期データをキャプチャする