このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

AXI Manager

MATLAB^®またはSimulink^®から FPGA ボード上の AXI 下位メモリにアクセスします

メモ

MATLAB AXI マスターの名前が AXI マネージャーに変更されました。ソフトウェアおよびドキュメントでは、「マネージャ」および「従属」という用語がそれぞれ「マスター」および「スレーブ」に置き換わります。

FPGA デザインの AXI マネージャー IP を使用して、 MATLABまたはSimulinkからオンボードメモリの場所にアクセスします。この IP は、ボード上の下位メモリの場所に接続します。この IP は、JTAG、 MATLAB 、またはイーサネットケーブルを介したSimulinkまたはPCI Express^®からの読み取りおよび書き込みコマンドにも応答します。USB イーサネットインターフェイスを介して、Xilinx^®からMATLABボード上のメモリ位置にアクセスすることもできます。

この機能を使用するには、FPGA ボード用のハードウェアサポートパッケージをダウンロードする必要があります。サポートパッケージのドキュメントを参照してください。Intel^® FPGA ボードについては、 AXI Managerを参照してください。Xilinx FPGA ボードについては、 AXI Managerを参照してください。

サポートパッケージのダウンロードについては、「FPGAボードサポートパッケージをダウンロード」を参照してください。

アプリ

遷移と状態を経時的に可視化、測定、解析します

トピック

概要

AXI マネージャーのセットアップ
MATLABまたはSimulinkから FPGA ボード上のメモリマップされた場所にアクセスするための高レベルの手順。

AXI Manager の要件と準備

FPGAボードサポートパッケージをダウンロード
FPGA ボードサポートパッケージには、FPGA インザループ (FIL) シミュレーション、FPGA データキャプチャ、または AXI マネージャー用にサポートされているすべてのボードの定義ファイルが含まれています。
FPGA 設計ソフトウェアツールのセットアップ
MATLABパスをXilinx、Microchip、およびIntelソフトウェアに設定します。
ガイド付きハードウェアセットアップ
FPGA インザループ、AXI マネージャー、または FPGA データキャプチャで使用するハードウェアをコンフィギュレーションするための自動サポートパッケージセットアッププロセスの手順について説明します。
ロジックアナライザーの構成
ロジックアナライザーで設定を調整します。

注目の例

JTAG ベースの AXI Manager を使用した FPGA メモリへのアクセス

JTAG ベースの AXI マネージャーを使用して、FPGA に接続されたメモリにアクセスします。FPGA には、DDR メモリと BRAM にそれぞれアクセスするためのザイリンクス DDR メモリコントローラーと BRAM コントローラーが存在します。これらのメモリコントローラーは、FPGA 内の他のコンポーネントによる書き込みおよび読み取り操作のための AXI4 下位インターフェイスを提供します。JTAG ベースの AXI マネージャー機能は、FPGA 内の任意の AXI 下位 IP にアクセスするために使用できる AXI マネージャーコンポーネントを提供します。この例では、AXI Manager IP をザイリンクス Vivado® プロジェクトに統合する方法と、 MATLAB®を使用して DDR メモリと BRAM にデータを読み書きする方法を示します。この例では、Vivado シミュレーターを使用してデザインをシミュレーションし、FPGA をプログラムして、 MATLABコンソールから書き込みおよび読み取り操作を実行します。

スクリプトを開く

イーサネットベースの AXI Manager を使用した IP コア生成ワークフロー

この例では、 HDL Verifier™イーサネット AXI マネージャー IP を使用して、 HDL Coder™製品が生成したレジスターにアクセスします。AXI マネージャーは、 MATLAB®から FPGA レジスタへの直接アクセスを提供します。