このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

AXI Manager

MATLAB^®またはSimulink^®から FPGA ボード上の AXI 下位メモリにアクセスします

メモ

MATLAB AXI マスターの名前が AXI マネージャーに変更されました。ソフトウェアおよびドキュメントでは、「マネージャ」および「従属」という用語がそれぞれ「マスター」および「スレーブ」に置き換わります。

FPGA デザインの AXI マネージャー IP を使用して、 MATLABまたはSimulinkからオンボードメモリの場所にアクセスします。この IP は、ボード上の下位メモリの場所に接続します。この IP は、JTAG、 MATLAB 、またはイーサネットケーブルを介したSimulinkまたはPCI Express^®からの読み取りおよび書き込みコマンドにも応答します。

関数

`setupAXIManagerForQuartus`	AXI マネージャー IP パスをQuartusプロジェクトに追加します
`readmemory`	AXI4 メモリマップド従属からのデータの読み取り
`writememory`	AXI4 メモリマップド従属デバイスへのデータの書き込み
`release`	JTAG またはイーサネットケーブルリソースを解放する
`copyImageToHostSDCardPath`	ボード固有の SD カードイメージファイルをホスト SD カードの場所にコピーします
`loadBitstream`	カスタム FPGA ビットストリームと対応する DTB ファイルをターゲット SoC デバイスにロードします

オブジェクト

aximanager MATLABからの FPGA ボード上のメモリ位置の読み取りおよび書き込み

ブロック

AXI Manager Read	Simulinkから FPGA ボード上のメモリ位置を読み取ります (R2019b 以降)
AXI Manager Write	Simulinkから FPGA ボードにメモリ位置を書き込みます (R2019b 以降)

トピック

AXI マネージャーのセットアップ
MATLABまたはSimulinkから FPGA ボード上のメモリマップされた場所にアクセスするための高レベルの手順。
Simulink を使用して FPGA の場所にアクセスする
Simulinkから FPGA ボード上のメモリマップされた場所にアクセスします。

注目の例

AXI Manager を使用した FPGA 外部メモリへのアクセス

この例では、AXI マネージャーを使用して、FPGA に接続された外部 DDR メモリにアクセスする方法を示します。FPGA デザインは、DDR メモリにアクセスするためのインテル® DDR メモリコントローラーをインスタンス化します。このメモリコントローラは、FPGA からの読み取りおよび書き込み操作のためのメモリマップされた従属インターフェイスを提供します。AXI マネージャー機能は、 MATLAB® がFPGA 内のメモリマップされた下位 IP にアクセスできるようにする AXI マネージャー IP を提供します。この例では、JTAG AXI マネージャー IP またはイーサネット AXI マネージャー IP を Qsys デザインに統合し、 MATLABから DDR メモリを読み書きする方法を示します。

スクリプトを開く

イーサネットベースの AXI Manager を使用した IP コア生成ワークフロー

この例では、 HDL Verifier™イーサネット AXI マネージャー IP を使用して、 HDL Coder™製品が生成したレジスターにアクセスします。AXI マネージャーは、 MATLAB®から FPGA レジスタへの直接アクセスを提供します。