Main Content

このページは機械翻訳を使用して翻訳されました。ここをクリックして、元の英語を参照してください。

FPGA データの取得

ライブFPGAから信号データをキャプチャ

FPGA での設計の実行中に、FPGA データ取得を使って設計からの信号を観察します。この機能は、FPGA から信号データのウィンドウを取得し、データを MATLAB® または Simulink® に返します。信号を取得するために、HDL Verifier™ は、HDL プロジェクトに統合し、残りの設計とともに FPGA に展開しなければならない IP コアを生成します。HDL Verifier は、FPGA と通信し、データを MATLAB または Simulink に返すアプリ、System object™、および Simulink モデルも生成します。

FPGA データを取得するには、次の手順に従います。

  1. カスタマイズされたコンポーネントと IP コアを生成します。生成された IP のポート名とサイズを指定します。これらのポートは、キャプチャする信号、およびキャプチャの発生時期を制御するトリガーとして使用する信号に接続します。

  2. 生成された IP を FPGA デザインに統合し、そのデザインを FPGA ボードに展開します。

  3. 生成されたアプリ、System object、または Simulink モデルを使用して、解析、検証、または表示のためのデータを取得します。キャプチャをいつ実行するかを制御するトリガー条件と、どのデータをキャプチャするかを制御するキャプチャ条件を構成できます。

データキャプチャのワークフローを参照してください。

ツール

FPGA データ キャプチャ コンポーネントの構成と生成
ライブFPGAからMATLABワークスペースに対話的にデータをキャプチャします

関数

hdlverifier.FPGADataReaderライブFPGAからMATLABワークスペースにデータをキャプチャします
generateFPGADataCaptureIPFPGA データ キャプチャ コンポーネント ジェネレーターを開く

ブロック

FPGA Data ReaderライブFPGAからSimulinkモデルにデータをキャプチャします

トピック