Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

Simscape ハードウェアインザループ ワークフロー

モデルから HDL コードを生成してターゲット ハードウェアに展開するための、HDL コード生成とワークフローに対する Simscape のサポート

Simscape™ のブロックを使用して作成したプラント モデル用の HDL コードを生成してから、生成されたコードをスタンドアロン FPGA ボードや、Speedgoat® I/O モジュール、SoC デバイスなどに搭載された FPGA に展開できます。プラント モデルを FPGA ボードに展開することで、プラント モデルのシミュレーションを高速化し、ハードウェアインザループ (HIL) シミュレーションを使用してモデルをリアルタイムでシミュレーションできます。

HDL コードを生成する前に、関数 sschdladvisor を使用して Simscape の線形スイッチド モデルから HDL 実装モデルを生成します。線形スイッチド モデルは、ダイオードまたはスイッチなどのブロックを含むモデルです。これらのブロックは、V = IR などの線形関係によって定義されます。ここで R は、ダイオードまたはスイッチの状態によって 2 つ以上の値を切り替えることができます。

HDL 実装モデルの生成後、HDL Coder™ を使用してこのモデルのコードを生成し、HDL ワークフロー アドバイザーを使用して生成されたコードをターゲット プラットフォームに展開できます。HDL 実装モデルを生成するとき、実装モデルのデータ型を単精度浮動小数点にするか、倍精度浮動小数点にするかを指定できます。HDL 実装が元の Simscape アルゴリズムと数値的に一致するかを検証するため、実装モデルに検証ロジックの挿入を指定できます。

関数

sschdladvisorSimscape HDL ワークフロー アドバイザーを開く
makehdlGenerate HDL RTL code from model, subsystem, or model reference

トピック

モデル化

実装モデルとコード生成

Simscape HDL ワークフロー アドバイザー