Simscape ハードウェアインザループワークフロー

モデルから HDL コードを生成してターゲットハードウェアに展開するための、HDL コード生成とワークフローに対する Simscape のサポート

Simscape™ のブロックを使用して作成したプラントモデル用の HDL コードを生成してから、生成されたコードをスタンドアロン FPGA ボードや、Speedgoat^® I/O モジュール、SoC デバイスなどに搭載された FPGA に展開できます。プラントモデルを FPGA ボードに展開することで、プラントモデルのシミュレーションを高速化し、ハードウェアインザループ (HIL) シミュレーションを使用してモデルをリアルタイムでシミュレーションできます。

HDL コードを生成する前に、関数 sschdladvisor を使用して Simscape の線形スイッチドモデルから HDL 実装モデルを生成します。線形スイッチドモデルは、ダイオードまたはスイッチなどのブロックを含むモデルです。これらのブロックは、V = IR などの線形関係によって定義されます。ここで R は、ダイオードまたはスイッチの状態によって 2 つ以上の値を切り替えることができます。

HDL 実装モデルの生成後、HDL Coder™ を使用してこのモデルのコードを生成し、HDL ワークフローアドバイザーを使用して生成されたコードをターゲットプラットフォームに展開できます。HDL 実装モデルを生成するとき、実装モデルのデータ型を単精度浮動小数点にするか、倍精度浮動小数点にするかを指定できます。HDL 実装が元の Simscape アルゴリズムと数値的に一致するかを検証するため、実装モデルに検証ロジックの挿入を指定できます。

関数

`sschdladvisor`	Simscape HDL ワークフローアドバイザーを開く
`makehdl`	モデル、サブシステム、モデル参照からの HDL RTL コードの生成

トピック

モデル化

Simscape ハードウェアインザループワークフロー入門
Simscape ハードウェアインザループワークフローのモデル化のガイドラインと制限。
Simscape サブシステム置換のモデリングガイドライン
Simscape サブシステムを状態空間アルゴリズムに置き換えるための、Simscape モデル化のベストプラクティス。
大規模なネットワークを含む Simscape モデルを複数の小さいネットワークに分割
大規模な Simscape ネットワークを複数のネットワークに分割する方法を学習する。
Simscape モデルからの FPGA プラットフォーム用の HDL コードの生成 (Simscape)
Simscape モデルを FPGA 展開用の HDL コードに変換する方法について説明する。
Simscape Language Support
Simscape language support in Simscape Hardware-in-the-Loop Workflow.

実装モデルとコード生成

Simscape モデルの HDL コードの生成
Simscape の線形スイッチドモデルから HDL コードを生成する。
複数のネットワークを含む Simscape モデルの HDL コードの生成
大規模な Simscape ネットワークを複数のネットワークに分割し、HDL 実装モデルを生成する方法。
Simscape からの最適化された HDL 実装モデルの生成
Simscape から生成された HDL 実装モデルの面積とタイミングを、HDL Coder 最適化を使用して最適化する。
HDL 実装モデルの Simscape アルゴリズムに対する検証
Simscape アルゴリズムと HDL 実装モデルの間のシミュレーションの不一致を検証して解決する。
Simscape アルゴリズムから生成された HDL 実装モデルのサンプリングレートの改善
生成された HDL 実装モデルにおけるオーバーサンプリングと、モデルのサンプル時間と元の Simscape アルゴリズムのサンプル時間との関係について学習する。

Simscape HDL ワークフローアドバイザー

Simscape HDL ワークフローアドバイザーのタスク
Simscape HDL ワークフローアドバイザーと、Simscape アルゴリズムを HDL 実装モデルに変換するさまざまなタスクについて学習します。
Simscape HDL ワークフローアドバイザーのヒントおよびガイドライン
Simscape HDL ワークフローアドバイザー UI のヒントと、それらをワークフローのガイドラインとして使用する方法について学習します。