ステートマシンをグラフィカルに設計

遷移で接続される状態と分岐点を描画して、ステートマシンをグラフィカルに構築します。また、フローチャートの表記法、Simulink サブシステム、MATLAB コード、真理値表を使用して関数を作成できます。

フローチャートの設計

分岐点やそれに接続される遷移を描画して、フローチャートを作成します。パターンウィザードでは、一般的に使用されるロジックフローのパターンを作成することが可能です。フローチャートは状態間の遷移ロジックの設計にも使用可能です。

表形式によるロジックの設計

Stateflow の真理値表を使用して、出力が現在の入力のみに依存する場合に Simulink でロジックをモデル化できます。状態遷移表には、Simulink でステートマシンをモデル化するための構造化された環境が用意されています。

再利用可能なチャートオブジェクト

ステートおよび遷移アクションで、MATLAB 言語の全機能を使用するスタンドアロンの Stateflow チャートを作成します。ステートマシンとタイミングロジックを必要とするアプリケーションでは、これらのチャートを MATLAB オブジェクトとして使用します。

ステートマシンとタイミングロジック

Stateflow を使用して、テキストとして実装するのが難しいステートマシンとタイミングロジックをグラフィカルに設計することで、MATLAB アプリケーションの開発を加速します。

Stateflow アプリケーションの配布

Stateflow チャートオブジェクトを含む MATLAB アプリケーションを作成し、その共有には Stateflow は不要です。

設計の検証

他の Simulink 製品とともに Stateflow を使用して、要件に基づいて設計を検証します。

• Requirements Toolbox を使用して、ドラッグ アンド ドロップ操作で要件を Stateflow オブジェクトに直接リンクすることができます。
• Simulink Check を使用して、状態図が規格に準拠しているかどうかを確認できます。
• Simulink Coverage を使用して、モデルおよび生成コードのカバレッジメトリクスを収集できます。
• Simulink Design Verifier を使用して、設計エラーを検出し、テストベクトルを生成できます。
• Simulink Test を使用して、シミュレーション ベースのテストを開発、管理、実行できます。

コードの生成

Stateflow ロジックを組み込みシステムに実装するためのコードを生成します。

• Simulink Coder を使用して、Simulink モデルと Stateflow モデルから C コードと C++ コードを生成します。
• HDL Coder を使用して、FPGA および ASIC の設計用に VHDL コードと Verilog コードを生成します。
• Simulink PLC Coder を使用して、PLC および PAC 用の IEC 61131-3 ストラクチャード テキストを生成します。