Chart

有限ステートマシンで制御ロジックを実装

ライブラリ:
Stateflow

説明

Chart ブロックは、有限ステートマシンの状態遷移図に基づくグラフィカル表現です。Stateflow^® チャートでは、ステートと遷移によって順序論理システムの基本構成ブロックが形成されます。ステートは動作モードに対応し、遷移はステート間の経路を表します。詳細については、Stateflow チャートを使用した有限ステートマシンのモデル化を参照してください。

Stateflow チャートで制御ロジックを実装するには、MATLAB^® または C をアクション言語として使用できます。詳細については、アクション言語構文としての MATLAB と C の相違点を参照してください。

チャートのプロパティは、Stateflow チャートが Simulink^® モデルとどのように連動するかを指定します。チャートのプロパティは、[プロパティインスペクター]、モデルエクスプローラー、または [チャートプロパティ] ダイアログボックスで変更できます。詳細については、Stateflow チャートのプロパティの指定を参照してください。あるいは、チャートのプロパティは、Stateflow.Chart オブジェクトを使用してプログラムで変更することもできます。Stateflow プログラムインターフェイスの詳細については、Stateflow API の概要を参照してください。

例

Stateflow を使用したゲームの設計

この例では、Stateflow® チャートを使用してテトリスゲームを実装する方法を説明します。このモデルは Stateflow の古典的なデモ sf_tetris を再設計したバージョンです。新しい設計には次のプログラミングパラダイムが組み込まれています。

モデルを開く

Atomic サブチャートを使用したエレベーターシステムのモデル化

以下の例では、Stateflow® でリンクされた Atomic サブチャートを使用して 2 台のかごをもつエレベーターシステムをモデル化する方法を説明します。エレベーターシステムは Simulink® モデルとユーザーインターフェイス (UI) で構成されています。モデルには 2 つの Stateflow チャートが含まれています。

モデルを開く

フィットネストラッカーのモデル化

時相論理とメッセージを使用してフィットネストラッカーを実装する。

モデルを開く

端子

入力

すべて展開する

Port_1 — 入力端子
スカラー | ベクトル | 行列

[シンボル] ペインで入力データを作成すると、Stateflow により入力端子が作成されます。作成した入力データは、データの作成後に表示される入力端子に対応しています。

出力

すべて展開する

Port_1 — 出力端子
スカラー | ベクトル | 行列

[シンボル] ペインで出力データを作成すると、Stateflow により出力端子が作成されます。作成した出力データは、データの作成後に表示される出力端子に対応しています。

パラメーター

すべて展開する

[コード生成] タブのパラメーターには Simulink Coder™ または Embedded Coder^® が必要です。

メイン

端子ラベルを表示 — 端子ラベルの表示方法の選択
`FromPortIcon` (既定値) | `なし` | `FromPortBlockName` | `SignalName`

Chart ブロックアイコンに端子ラベルを表示する方法を選択します。

なし: 端子ラベルを表示しません。
FromPortIcon: 対応する端子アイコン上に信号名が表示される場合、Chart ブロック上に信号名を表示します。それ以外の場合は、端子のブロック名を表示します。
FromPortBlockName: Chart ブロック上に対応する端子のブロック名を表示します。
SignalName: 信号名が存在する場合、Chart ブロック上の端子に接続されている信号の名前を表示します。それ以外の場合は、対応する端子のブロック名を表示します。

プログラムでの使用

パラメーター: ShowPortLabels

型: string スカラーまたは文字ベクトル

値: "none""FromPortIcon" | "FromPortBlockName" | "SignalName"

既定の設定: "FromPortIcon"

読み取り/書き込み権限 — チャートのコンテンツへのアクセスの選択
`ReadWrite` (既定値) | `ReadOnly` | `NoReadOrWrite`

チャートのコンテンツへのユーザーアクセスを制御します。

ReadWrite: チャートのコンテンツを開き、変更することができます。
ReadOnly: チャートを開くことはできますが、変更することはできません。チャートがブロックライブラリに存在する場合、チャートへのリンクを作成して開くことができます。また、チャートのローカルコピーを作成して変更することはできますが、アクセス許可や元のライブラリインスタンスの内容を変更することはできません。
NoReadOrWrite: チャートを開くことも変更することもできません。チャートがライブラリに存在する場合、モデルにあるチャートへのリンクを作成することはできますが、チャートを開いたり、変更したりすることはできません。また、アクセス許可の変更や、チャートのローカルコピーの作成もできません。

プログラムでの使用

パラメーター: Permissions

型: string スカラーまたは文字ベクトル

値: "ReadWrite" | "ReadOnly" | "NoReadOrWrite"

既定の設定: "ReadWrite"

代数ループの発生の最小化 — 代数ループの削除の制御
オフ (既定値) | オン

オフ: Atomic サブチャートを含むすべての人為的な代数ループを削除しません。
オン: Atomic サブチャートを含むすべての人為的な代数ループを削除しようとします。

プログラムでの使用

パラメーター: MinAlgLoopOccurrences

型: string スカラーまたは文字ベクトル

値: "off" | "on"

既定の設定: "off"

サンプル時間 — 時間間隔の指定
`-1` (既定値) | `Ts` | `0`

Stateflow チャートのサンプル時間を指定します。Stateflow チャートのサンプル時間を設定するために "サンプル時間" を使用することは推奨されません。代わりに、Stateflow チャートのプロパティでサンプル時間を設定します。詳細については、Stateflow チャートのプロパティを参照してください。

-1: 継承されたサンプル時間を指定します。
Ts: 離散サンプル時間を指定します。
0: 連続サンプル時間を指定します。

プログラムでの使用

パラメーター: SystemSampleTime

型: string スカラーまたは文字ベクトル

値: "-1" | "[Ts 0]"

既定の設定: "-1"

コード生成

関数のパッケージ化 — コード形式の選択
`自動` (既定値) | `インライン` | `再利用できない関数` | `再利用可能な関数`

Atomic (非バーチャル) サブチャートに対して生成されるコード形式を指定します。

自動

Simulink Coder は、モデル内に存在するチャートのインスタンスのタイプと数に基づき、システムに最適な形式を選択します。

インライン

Simulink Coder は、無条件にチャートをインライン化します。

再利用できない関数

Simulink Coder は、個々の関数を個々のファイルに明示的に生成します。このように設定されたチャートにより生成される関数は、"関数インターフェイス" (Simulink) のパラメーター設定に応じた引数をもつ場合があります。生成された関数とファイルには、"関数名" (Simulink) および "ファイル名 (拡張子なし)" (Simulink) のパラメーターをそれぞれ使用して名前を付けることができます。これらの関数は再呼び出し可能ではありません。

再利用可能な関数

Simulink Coder は、モデルがチャートの複数のインスタンスを含む場合、チャートのコードの再利用を可能にする引数をもつ関数を生成します。

このオプションは、参照モデル全体にわたりチャートの複数のインスタンスを含むモデル参照階層の生成コードで、チャートのコードの再利用を可能とする引数をもつ関数を生成します。この場合、チャートはライブラリに含まれていなければなりません。

ヒント

チャートの複数のインスタンスを 1 つの再利用可能な関数として表す場合、それぞれ [自動] または [再利用可能な関数] として指定できます。両方を使用すると、各指定につき 1 つずつ、2 つの再利用可能な関数が作成されるため、どちらか一方を使用するのが最適です。これらの選択の結果は、再利用が不可能な場合にのみ異なります。[自動] を選択しても、チャートのコードの関数やファイル名は制御できません。
[再利用可能な関数] と [自動] のオプションは両方とも、チャートのインスタンスが複数存在するかどうかと、コードが再利用可能かどうかを判定します。コードの再利用が不可能な場合はオプションの動作が異なります。この場合、[自動] はインライン化されたコードを生成し、インライン化が禁止されている場合は、チャートのインスタンスごとに別の関数を生成します。
生成コードがソース管理対象の場合に [再利用可能な関数] を選択する際は、[ファイル名オプション] を [サブシステム名を使用]、[関数名を使用]、[ユーザー指定] のいずれかに設定します。そうしないと、モデルを変更するたびにコードファイルの名前が変更され、ファイルのソース管理ができません。

依存関係

このパラメーターには Simulink Coder が必要です。
このパラメーターを [再利用できない関数] または [再利用可能な関数] に設定すると、以下のパラメーターが有効になります。
- 関数名オプション
- ファイル名オプション
- 初期化/終了関数のメモリセクション (Embedded Coder および ERT ベースのシステムターゲットファイルが必要)
- 実行関数のメモリセクション (Embedded Coder および ERT ベースのシステムターゲットファイルが必要)
このパラメーターを [再利用できない関数] に設定すると、[別々のデータをもつ関数] が有効になります (Embedded Coder および ERT ベースのシステムターゲットファイルが必要)。

プログラムでの使用

パラメーター: RTWSystemCode

型: string スカラーまたは文字ベクトル

値: "Auto" | "Inline" | "Nonreusable function" | "Reusable function"

既定の設定: "Auto"

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加の構成オプションがあります。

HDL アーキテクチャ

このブロックには既定の HDL アーキテクチャが 1 つあります。

アクティブステートの出力

HDL コードにアクティブステートを示す出力端子を生成するには、チャートの [プロパティ] ウィンドウで [監視する出力の作成] を選択します。出力は列挙データ型です。アクティブステート出力の組み込みによる Stateflow チャートの簡略化を参照してください。

レジスタによる出力

チャートの出力を 1 シミュレーションサイクル遅延させる出力レジスタを挿入するには、[OutputPipeline] (HDL Coder) ブロックプロパティを使用します。

HDL ブロックプロパティ

ClockDrivenOutput	組み合わせ論理によって出力が駆動されるのを防止し、クロック信号およびステートが変化したときに即時に出力が更新されるようにするには、クロック駆動の出力を有効にします。既定の設定は `[off]` です。ClockDrivenOutput を `[on]` に設定すると、ステートの更新時に更新される出力レジスタが HDL Coder によって追加されます。次に、クロック駆動のレジスタからの値が最終的な出力変数に代入されます。このオプションは Moore チャートでのみ使用可能です。
ConstMultiplierOptimization	正準符号付き桁数 (CSD) または因数分解された CSD による最適化。既定の設定は `[none]` です。ConstMultiplierOptimization (HDL Coder)も参照してください。
ConstrainedOutputPipeline	既存の遅延を設計内で移動することで、出力に配置されるレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は `0` です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
DistributedPipelining	パイプラインレジスタの分散、あるいはレジスタのリタイミング。既定の設定は `[inherit]` です。DistributedPipelining (HDL Coder)も参照してください。
InputPipeline	生成されたコードに挿入する入力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、InputPipeline (HDL Coder)を参照してください。
InstantiateFunctions	各関数について VHDL^® `entity` または Verilog^® `module` を生成。既定の設定は `[off]` です。InstantiateFunctions (HDL Coder)も参照してください。
LoopOptimization	ループの展開またはストリーム、または最適化なし。既定の設定は `[none]` です。LoopOptimization (HDL Coder)も参照してください。
MapPersistentVarsToRAM	永続配列を RAM にマッピング。既定の設定は `[off]` です。MapPersistentVarsToRAM (HDL Coder)も参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、OutputPipeline (HDL Coder)を参照してください。
ResetType	リセットロジックの生成を抑制。既定値は `[default]` で、リセットロジックを生成します。ResetType (HDL Coder)も参照してください。
SharingFactor	単一の共有リソースにマッピングされる、機能的に等価なリソースの数。既定の設定は 0 です。リソース共有 (HDL Coder)も参照してください。
VariablesToPipeline	警告 `VariablesToPipeline` は推奨されません。代わりに `coder.hdl.pipeline` (HDL Coder) を使用してください。 1 つ以上の指定された MATLAB 変数の出力にパイプラインレジスタを挿入。変数のリストは文字ベクトルとして指定し、変数の間をスペースで区切ります。

複素数データのサポート

このブロックは、複素数信号のコード生成をサポートしています。

制限

チャートの使用に関する制限の詳細については、Stateflow HDL コード生成の紹介 (HDL Coder)を参照してください。

PLC コード生成
Simulink® PLC Coder™ を使用して構造化テキストコードを生成します。

PLC ブロックプロパティ

UseExternalDefinition

生成コード内でブロック定義を抑制。既定の設定は [Off] です。UseExternalDefinition (Simulink PLC Coder)も参照してください。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

バージョン履歴

R2006a より前に導入

すべて展開する

R2023b: チャートへの変換

状態遷移表に変換するには、オブジェクト関数 convertToSTT を使用します。

Chart

説明