最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

PN Sequence Generator

疑似ノイズ シーケンスを生成する

  • ライブラリ:
  • Communications Toolbox / Comm Sources / シーケンス発生器

    Communications Toolbox HDL Support / Comm Sources

説明

PN Sequence Generator ブロックは、線形フィードバック シフト レジスタ (LFSR) を使って一連の 2 値疑似乱数を生成します。疑似ノイズ シーケンスは、通常、疑似乱数スクランブルや直接シーケンス拡散スペクトル システムで使用されます。詳細については、詳細を参照してください。

これらのアイコンには、利用可能なすべての端子を使用したブロックが表示されています。

端子

入力

すべて展開する

PN シーケンスを初期時間から遅延させる出力マスク。バイナリ ベクトルとして指定します。

依存関係

この端子を有効にするには、[Output mask source][Input port] に設定します。

データ型: double | uint8 | ufix1

可変サイズ出力信号の出力サイズ。整数として指定します。可変サイズ信号の詳細は、可変サイズの信号の基礎 (Simulink)を参照してください。

依存関係

この端子を有効にするには、[Output variable-size signals] を選択し、[Maximum output size source][Dialog parameter] に設定します。

データ型: double

参照入力。最大および現在の出力シーケンス長を決定する列ベクトルとして指定します。[Ref] 入力は可変サイズ信号でなければなりません。可変サイズ信号の詳細は、可変サイズの信号の基礎 (Simulink)を参照してください。

依存関係

この端子を有効にするには、[Output variable-size signals] を選択し、[Maximum output size source][Inherit from reference input] に設定します。

データ型: double

シーケンス発生器のリセット。0 または 1 を指定します。詳細については、信号のリセットを参照してください。

依存関係

この端子を有効にするには、[Reset on nonzero input] を選択します。

データ型: boolean

Output

すべて展開する

PN シーケンス。バイナリ ベクトルとして返されます。

パラメーター

すべて展開する

生成多項式。次のいずれかとして指定します。

  • 数値 1 を含む多項式文字ベクトル。

  • バイナリ行ベクトル。降べきの順に並べた生成多項式の係数を表します。最初と最後のエントリは 1 でなければなりません。このベクトルの長さは (N+1) です。ここで N は生成多項式の次数です。

  • 多項式の非ゼロの項の z の指数を降べきの順に含むベクトル。最後のエントリは 0 でなければなりません。

詳細については、多項式の文字表現を参照してください。

例: 'z^8 + z^2 + 1'[1 0 0 0 0 0 1 0 1]、および [8 2 0] は同一の多項式 p(z) = z 8 + z 2 + 1 を表します。

シフト レジスタの初期状態。長さ N のバイナリ行ベクトルとして指定します。ここで、N は生成多項式の次数です。

メモ:

ブロックで非ゼロのシーケンスを生成するには、[Initial states] ベクトルに、1 つ以上の非ゼロ要素が含まれていなければなりません。

出力マスク情報がブロックにどのように提供されるかを示す出力マスク ソース。次のように指定します。

  • [Output mask vector (or scalar shift value)] パラメーター設定を使用するには [Dialog parameter]

  • Mask 入力端子を追加して使用するには [Input port]

出力マスク ベクトルまたはスカラー シフト値。整数スカラーまたは長さ N のバイナリ行ベクトルとして指定します。ここで、N は生成多項式の次数です。このパラメーターは、初期時間からの PN シーケンスの遅延を判断します。詳細については、PN シーケンスの開始点のシフトを参照してください。

依存関係

このパラメーターを有効にするには、[Output mask source][Dialog parameter] に設定します。

シミュレーション中に可変長の出力シーケンスを許容するには、このパラメーターを選択します。off に設定すると、固定長シーケンスを出力します。on に設定すると、可変長シーケンスを出力できます。可変サイズ信号の詳細は、可変サイズの信号の基礎 (Simulink)を参照してください。

最大のシーケンス出力サイズがどのように指定されるかを示す最大出力サイズ ソース。

  • [Dialog parameter] では、[Maximum output size] パラメーター設定を最大許容出力シーケンス長として使用するブロックが構成されます。

  • [Inherit from reference port] では、Ref 入力端子が追加され、Ref 入力端子からサンプル時間と現在の出力サイズを継承して最大許容出力シーケンス長を設定するブロックが構成されます。

依存関係

このパラメーターを有効にするには、[Output variable-size signals] を選択します。

最大出力サイズ。ブロックの最大出力サイズを示す 2 要素の行ベクトルを指定します。ベクトルの 2 番目の要素は 1 でなければなりません。

例: [10 1] の場合は、10 行 1 列を最大サイズとする出力信号になります。

依存関係

このパラメーターを有効にするには、[Output variable-size signals] を選択します。

各サンプル間の時間。正のスカラーとして指定します。

例: 1 は 1 秒のサンプル時間を指定します。

依存関係

このパラメーターを有効にするには、[Output variable-size signals] をオフにします。

出力信号の 1 チャネル内のフレームあたりのサンプル。正の整数として指定します。

メモ

出力更新間の時間は、[Samples per frame][Sample time] の積に等しくなります。たとえば、[Sample time][Samples per frame] が 1 の場合には、ブロックは毎秒 1 サンプルを出力します。[Samples per frame] を 10 に増やすと、10 行 1 列のベクトルが 10 秒ごとに出力されます。こうすることで、同等の出力レートが [Samples per frame] パラメーターに依存しなくなります。

依存関係

このパラメーターを有効にするには、[Output variable-size signals] をオフにします。

Rst 入力端子を追加にするには、このパラメーターを選択します。詳細については、信号のリセットを参照してください。

[Number of packed bits] および [Interpret bit-packed values as signed] パラメーターを使用可能にするには、このパラメーターを選択します。

圧縮ビットの数。範囲 [1,32] の整数として指定します。

依存関係

このパラメーターを有効にするには、[Enable bit-packed outputs] を選択します。

選択すると、ビットパックされた値が符号付き整数データ値として解釈され、オフにすると、符号なし整数データ値として解釈されます。選択されたときに、最上位ビット (符号ビット) の 1 は負の値を示します。

依存関係

このパラメーターを有効にするには、[Enable bit-packed outputs] を選択します。

出力データ型。[double][boolean]、または [Smallest unsigned integer] として指定します。

  • [Enable bit-packed outputs] をオフにした場合、出力データ型は doubleboolean または Smallest unsigned integer に指定できます。[Output data type] パラメーターを Smallest unsigned integer に設定した場合、出力のデータ型はモデルの [Configuration Parameters] ダイアログ ボックスの [Hardware Implementation] ペインで使用されている設定に基づいて選択されます。[Hardware Implementation] ペインで ASIC/FPGA が選択されている場合、出力データ型 ufix(1) が理想的な最小 1 ビット サイズになります。その他の選択肢を選んだ場合は、1 ビットに収まるうちで最小の語長となる符号なし整数とされ、通常は対応する文字のサイズとなります (たとえば、uint8)。

  • [Enable bit-packed outputs] が選択される場合、出力データ型は double または Smallest unsigned integer に指定できます。[Output data type] パラメーターが Smallest unsigned integer に設定されると、出力データ型は、[Interpret bit-packed values as signed] および [Number of packed bits] パラメーターと、モデルの [Configuration Parameters] ダイアログ ボックスの [Hardware Implementation] ペインで使用されている設定に基づいて選択されます。ASIC/FPGA[Hardware Implementation] ペインで選択されている場合、出力データ型は [Interpret bit-packed values as signed] パラメーターに基づいて sfix(n) または ufix(n) などの理想的な最小 n ビット サイズになります。他のすべての選択の場合、最も小さな利用可能なワード長が n ビットに十分収まる符号付きまたは符号なし整数になります。

ブロックの特性

データ型

boolean | double | fixed point

多次元信号

なし

可変サイズの信号

あり

詳細

すべて展開する

参照

[1] Proakis, John G. Digital Communications. 3rd ed., New York. McGraw Hill, 1995.

[2] Lee, J. S., and L. E. Miller. CDMA Systems Engineering Handbook. Artech House, 1998.

[3] Golomb, S.W. Shift Register Sequences. Aegean Park Press, 1967.

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

R2006a より前に導入