ビデオ・Webセミナー

ビデオに関するご意見・ご感想

FPGA/ASIC開発期間を短縮するHDLコード生成と検証

Atsushi Matsumoto, MathWorks

本Webセミナーでは、MATLAB/Simulinkを用いたモデルベースデザインによるFPGA/ASIC開発についてご紹介します。

モデルベースデザインによる実装では、ブロック線図で設計したモデルからVHDL/Verilogコードを生成して実装を行います。そのためHDLコード記述の経験が無くても、直感的に設計を行って実装を行うことができます。また、回路面積・速度のパフォーマンスの最適化を、リソースシェアリングやパイプライン自動挿入の機能を使って容易に行うことができます。本Webセミナーでは、以下の内容についてデモを交えて解説します。

固定小数点シミュレーションと設定の最適化
HDLコード生成によるASIC/FPGA開発
手書きHDLのテストベンチおよびテストの高速化
Programmable SoC（ARM/FPGA）実装

メモ: Simulink Verification および Validation は Simulink Check、Simulink Coverage、および Simulink Requirements に R2017b より移行しました。

対象製品

録画: 2015年1月29日

関連製品

HDL Coder

関連ビデオおよびWebセミナー

HDL Coderを利用した速度・面積の最適化

Using HDL Coder and HDL Verifier for FPGA and ASIC Designs

HDL Implementation and Verification of a High-Performance...

Implementing a Wireless Receiver on an FPGA, Part 2:...

Introduction to FPGA Design Using MATLAB and Simulink

Implementing a Wireless Receiver on an FPGA, Part 3:...

Implementing a Wireless Receiver on an FPGA, Part 1:...

Discovering FPGA Advantages with MATLAB and Simulink

Rapid Prototyping Using HDL Coder

HDL Coder State Control Block

FFT and IFFT HDL Optimized GSPS Signal Processing

Programming Intel SoC FPGAs with Embedded Coder and HDL...

Rapid Prototyping Using HDL Coder (Highlights)

HDL Coder Clock Rate Pipelining, Part 2: Optimization

Map Tunable Parameters to AXI4 Interface with HDL Coder

HDL Coder Overview

HDL Coder Clock Rate Pipelining, Part 1: Introduction

Using Xilinx System Generator for DSP with Simulink and HDL...

Accelerate Design Space Exploration Using HDL Coder...

Algorithm Development Using Model-Based Design