MATLAB と Simulink を使用して、動作モデリング、迅速な設計探索、設計前の解析、ミックスドシグナル システムの検証を行います。
ミックスドシグナル集積回路 (IC) の設計を始めるにあたり、Mixed-Signal Blockset の PLL および ADC モデルを使用できます。基本ブロックはデータシートの仕様により特性評価され、アナログ特性劣化要因が含まれています。組み込みの解析ツールと測定テストベンチにより、検証作業の負担を軽減できます。
PCI Express®、USB、DDR、イーサネットなどの高速リンクの設計と解析については、SerDes Toolbox を使用して、チャネル イコライゼーション スキームを構築して評価し、チャネル シミュレーション向けの IBIS-AMI モデルを自動的に生成できます。
MATLAB と Simulink を使用すれば、次のことが可能になります。
- PLL、DAC、ADC、SerDes、SMPS、およびその他のミックスドシグナルシステムの動作モデルを作成
- トップダウン設計手法により、アナログ/デジタル設計のトレードオフを評価
- コシミュレーションを通して、または SystemVerilog モジュールと IBIS-AMI モデルの作成により、システムレベルのモデルを EDA ツールと連携
- テストチップを製造する前に、アナログ/デジタルハードウェアおよび制御ロジックを含む設計を検証
「以前は回路レベルのシミュレーションに 3 日かかっていました。MATLAB と Simulink を使用することで、シミュレーション時間をわずか 1 分に短縮できました。」
Jun Uehara, Epson Toyocom
MATLAB を使用したミックスドシグナル システムの設計
ミックスドシグナルの解析
最高レベルで抽象化すると、MATLAB を使用して基本的なシステム アーキテクチャを解析できます。たとえば、2 次シグマデルタ変調器と 3 次シグマデルタ変調器の優劣や、最適な PLL のタイプ、ボード線図から読み取れるシステムの安定性、などを解析できます。
MATLAB と Simulink の解析ツールを使用して設計空間を探索し、最適な設計の起点を見つけます。たとえば、Mixed-Signal Blockset では、MATLAB の機能を使用して、PLL の閉ループおよび開ループの静的解析を実行し、ループフィルターを迅速に設計します。
MATLAB は、スプレッドシートや C/C++ 言語などの従来のプログラミング言語に優る解析機能と可視化機能を備えています。ただし、既存の投資を放棄する必要はありません。MATLAB は Microsoft® Excel® および C/C++ 言語に対応しています。
詳細
ミックスドシグナルのトップダウン設計
組み込みのデジタル信号処理と制御アルゴリズムを使用して、アナログ回路をシミュレーションします。Mixed-Signal Blockset に用意されている動作モデルと測定テストベンチを使用して、アナログ/ミックスドシグナル システムの設計と解析を行います。
正確なモデル化と迅速なシステムレベルのシミュレーションは、これらのアナログ/ミックスドシグナル設計の実稼働前の検証に不可欠です。MATLAB および Simulink 製品では、"伝達関数" の抽象化レベルで連続時間信号を使用するか、または Simscape Electrical を使用してアナログ エレクトロニクスを記述し、電圧と電流、および RLC 素子、オペアンプ、スイッチなどのコンポーネントをモデル化するこれらのタスクを実行できます。
浮動小数点精度を使用して、アルゴリズムレベルでデジタル エレクトロニクスを記述するか、または量子化および飽和の効果を含む任意の長さの固定小数点データ型を使用して、ビット精度シミュレーションを実行できます。最後に、FPGA と ASIC 設計をターゲットとする論理合成可能な HDL コードを生成します。
MathWorks は Cadence® との提携により、さまざまな支援機能を提供しています。Simulink モデルで構成された設計と Cadence 製品とのコシミュレーションには、さまざまなオプションがあります。Xcelium™ シミュレーターでは、Simulink モデルを HDL 設計とコシミュレーションできます。あるいは、Spectre® AMS Designer を使用して、Simulink モデルをアナログ/ミックスドシグナル回路およびモデルとコシミュレーションできます。また、Cadence SystemVerilog ワークフローで Simulink サブシステムの動作を統合することもできます。最後に、Cadence Virtuoso ADE MATLAB Integration Option を使用して、回路レベルの過渡状態、AC、DC シミュレーションのデータベースを Mixed-Signal Analyzer アプリにインポートして、ミックスドシグナル データの傾向を可視化、解析、特定できます。
ミックスドシグナルの検証
システムレベルモデルは、設計フローの次の段階に関連付けられている必要があります。MATLAB モデルと Simulink モデルを SPICE モデル、HDL コード、ハードウェア向けのテストハーネスとして使用するには、さまざまな方法があります。
コシミュレーションは異なるツール間のランタイムリンクです。シミュレーションのタイムステップごとに、ツール間でデータが交換されるため、それらを一緒に実行してモデルをシミュレーションできます。アナログドメインでは、Cadence® Spectre® AMS Designer が Simulink へのコシミュレーション リンクを提供します。デジタルドメインでは、HDL Verifier が、FPGA インザループテスト用にサードパーティの HDL シミュレーターおよび開発ボードへのリンクを提供します。
回帰テストや機能検証環境での再利用のために、ASIC Testbench for HDL Verifier アドオンを使用した DPI-C インターフェイスを活用し、MATLAB アルゴリズムと Simulink モデルを SystemVerilog モジュールとしてエクスポートできます。
MATLAB を使用して IC シミュレーション結果を解析することで、データをより効果的に可視化し、最適化、機械学習、ディープラーニングの手法を使用して動作モデルをさらに調整できます。
ミックスドシグナル検証の最終段階は、デバイステストです。この段階では、MATLAB と Simulink は様々なテスト機器と統合されているため、テストシステムを構築して、モデルを介したテストベクトルの作成、テスト機器の制御、結果の解析を実行できます。
位相同期回路 (PLL)
トランジスタレベルのモデルは正確ですが、位相同期回路 (PLL) の設計においては、速度が非常に遅くなります。フィードバックループでは、多くの場合、ロック時間の取得のために長時間のシミュレーションを要し、位相ノイズの影響の正確な予測のために小さいシミュレーション タイム ステップを要します。Simulink と Mixed-Signal Blockset は、オーバーサンプリングを必要とせず、可変ステップソルバーを使用して非常に高速な PLL シミュレーションを実現します。
従来の制御設計を継承する Simulink には、フィードバックループで非常に効率的にシステムをシミュレーションできるシミュレーション エンジンが搭載されています。動作モデリングとより迅速なシミュレーション方法を組み合わせることで、PLL 設計のシミュレーション時間を数日から数時間または数分に短縮できます。
データコンバーター (ADC/DAC)
アナログ デジタル コンバーター (ADC) の設計と検証においては、連続時間信号と離散時間信号を迅速にシミュレーションできる能力が重要です。Simulink では、同じ環境でアナログハードウェアとデジタルハードウェアでモデル化できるため、SPICE ツールで必要となるわずかな時間で ADC を設計できます。
Simulink を使用すると素早く ADC を設計できるため、エンジニアはより迅速にパラメータースイープを行い、より短い時間で詳細な検証を実行できます。Mixed-Signal Blockset のテストベンチを使用すると、積分非直線性、微分非直線性、ノイズ性能を迅速に評価できます。
SerDes および高速リンク
高いデータレートで動作する SerDes シリアル イコライゼーション システムや DDR パラレル イコライゼーション システムのシグナル インテグリティ解析およびシミュレーションを行うと、シミュレーションの速度が大幅に低下する可能性があります。その場合、プロジェクトに納期遅れのリスクが生じ、設計探索の範囲が制限されます。
SerDes Designer アプリを使用すると、PAM4 信号を使用して、プリエンファシスおよびイコライゼーション向けのさまざまなアーキテクチャを含む、任意の高速チャネル イコライゼーション スキームをわずか数分で解析することができます。このアプリでは、Simulink モデルを自動的に生成して適応等化アルゴリズムをさらに調整できます。または、独自のモデルから始めて、専用のアルゴリズムを追加することもできます。SerDes Toolbox を使用してデュアル IBIS-AMI モデルを自動的に生成し、それらを Signal Integrity Toolbox にエクスポートして、システム統合とカスタムチャネル検証を行うことができます。
RF パワーアンプのデジタル プリディストーション (DPD)
デジタル プリディストーションは理論的には単純ですが、実践には困難を伴います。MATLAB は、RF パワーアンプ (PA) がもたらす影響を詳しく理解しながら、テスト機器の制御、複雑なデータの解析、DSP または FPGA 用のアルゴリズムの構築を行うための、統一された環境を提供します。
MATLAB では、変更済みの Volterra 級数に基づいて、メモリや非線形性を含む PA モデルを簡単に構築し、RF Blockset の Circuit Envelope ライブラリを使用してシミュレーションできます。独自の DPD アルゴリズムを使用して、閉ループで RF PA をシミュレーションすることで、ラボテストに移る前に、タイミング、量子化、その他の RF 効果を予測できます。