入門
ミックスドシグナルシステムの例、ビデオ、チュートリアルを見ていきましょう
ミックスドシグナルのオンボーディング プログラムは、エンジニアがミックスドシグナルシステムとモデルベースデザイン (MBD) のモデリング能力を、可能な限り迅速かつ効率的に強化できるように考案された学習パスです。プログラムでは、ビデオ、自己学習形式トレーニング、ウェビナー、オンサイトセッションなど、様々なリソースを提供しています。
フェーズ 1 は、Simulink でミックスドシグナルシステムを初めてモデリングするユーザーを対象としています。フェーズ 2 は、主にアナログシステムやその障害要因のより詳細なモデリングに取り組むユーザーが対象で、Simscape の使用についてさらに学習できるように案内します。フェーズ 3 は、デジタル設計と HDL コードの生成をターゲットとしています。フェーズ 4 では、コシミュレーションや SystemVerilog モジュールの生成など、検証の側面について説明します。フェーズ 5 では、継続的なサポートとリソース提供について紹介します。
オンサイト トレーニング、有料トレーニング、詳細については、アカウントマネージャーにお問い合わせください。
Mixed-Signal Blockset を使用して、ADC や PLL などのアナログおよびミックスドシグナル システムの設計とシミュレーションを行います。
ビデオ
SerDes Toolbox を使用して SerDes システムを設計し、DDR、PCI Express、イーサネットなどの高速相互接続用の IBIS-AMI モデルを生成します。
ビデオ
Simscape Electrical を使用して電子、メカトロニクス、および電力システムのモデリングとシミュレーションを行います。
ビデオ
HDL Coder を使用して FPGA および ASIC の設計用に VHDL コードと Verilog コードを生成します。
ビデオ
この Web セミナーでは、エンジニアがミックスドシグナル設計のための一貫した設計フローを構築する方法を説明します。業界からのデモとケーススタディによりこれを説明します。
ビデオ
Mixed-Signal Blockset を使用して、4GHz 付近で動作する 2 つの係数プリスケーラを備えた、市販の商用向け整数 N 型 PLL をモデリングします。位相ノイズ、ロック時間、および動作周波数など PLL の性能を検証します。
ビデオ
Allegro Microsystems が、ラピッド プロトタイピング、UVM ベースの検証の効率化、ミックスド シグナル センサー IC 用 RTL コードの自動生成を行うために、MATLAB および Simulink をどのように活用しているかについて説明します。
ビデオ
Mixed-Signal Blockset™ モデルでは、アナログ/デジタル統合の典型的なシステム例として、PLL、ADC、SerDes、SMPSなどのモデルと例を提供します。
アドオン
この例では、リファレンス アーキテクチャを使用してシンプルな PLL を設計し、PLL Testbench を使用して PLL を検証する方法を示します。
ドキュメンテーション
この例では、メタスタビリティが発生する確率を障害として追加することで、フラッシュ ADC をカスタマイズする方法と、その障害の測定法を示します。
ドキュメンテーション
有料トレーニング
Simscape Electrical を使用したメカトロニクス システムの設計電気機械アクチュエーターとハイブリッド電気自動車が設計過程でのシミュレーションの価値を示します。
ビデオ
メカトロニクス アクチュエーター モデルを C コードに変換してハードウェアインザループ設定でシミュレーションを行います。Simscape のパラメーターをリアルタイム ターゲットで調整します。
ビデオ
この例では、シグマデルタ ADC (アナログ デジタル コンバーター) がシグマデルタ変調を使用して、アナログ入力信号をデジタル出力信号に変換する方法を示します。
例
設計に HDL Coder を採用する際に参照できる入門ガイドラインで、選択したコンセプトの例を交えて説明します。
例
設計に HDL Coder を採用する際のガイドラインとして、具体的なコンセプトに基づく例を交えて説明します。
例
この 1 日コースでは、Simscape™ を使ってさまざまな物理ドメインのシステムをモデル化し、それらをマルチドメイン システムとして Simulink 環境で統合する方法を学びます。
有料トレーニング
5 部構成のこのビデオガイドでは、MATLAB を使った FPGA 設計について説明します。FPGA や ASIC ハードウェアに信号処理アルゴリズムをターゲティングする際に考慮すべき重要な要素をご紹介します。
ビデオ
単精度、倍精度、または半精度の浮動小数点モデルから、ターゲットに依存しない論理合成可能な VHDL または Verilog コードを直接生成します。
ビデオ
固定小数点演算の背後にある基本的な概念と、この知識を適用して FPGA ハードウェアに効率的に設計を実装する方法を学びます。
ビデオ
この 2 日間のコースでは、HDL Coder™ と HDL Verifier™ を使用して、Simulink モデルから HDL コードを生成し、検証する方法について説明します。
有料トレーニング
この 3 日間のコースでは、FPGA ファブリック内の実装の観点から DSP (デジタル信号処理) の基礎を復習します。
有料トレーニング
HDL Verifier とともに HDL シミュレーターと FPGA インザループ テスト ベンチを使用して VHDL および Verilog を検証します。
ビデオ
アナログ/ミックスドシグナル Simulink モデルを SystemVerilog シミュレーターにエクスポートします。
ビデオ
Simulink とのコシミュレーションのために HDL Verifier を使用して手書きまたはレガシー VHDL または Verilog をインポートします。
ビデオ
設計に HDL Coder を採用する際に参照できる入門ガイドラインで、選択したコンセプトの例を交えて説明します。
ビデオ
PLL シミュレーションはよく遅延し、開発プロジェクトの時間を延ばします。PLL 設計を加速するため、エンジニアは MathWorks のツールを使用しています。これらのツールはフィードバックを効率的にモデリングし、アナログおよびデジタル コンポーネントを一緒にシミュレーションして要約することを可能にします。
ビデオ
この例では、SystemVerilog DPI-C コンポーネント生成を使用して、ビヘイビアレベルのテストベンチを構築する方法を示します。
例
