入門

ミックスドシグナルシステムの例、ビデオ、チュートリアルを見ていきましょう

フェーズ 1:ミックスドシグナルモデリングの紹介
フェーズ 2:Simscape でアナログモデリング
フェーズ 3:HDL コード生成によるデジタル設計
フェーズ 4:ミックスドシグナル検証の概要

フェーズ 1:ミックスドシグナルモデリングの紹介

Mixed-Signal Blockset とは

Mixed-Signal Blockset を使用して、ADC や PLL などのアナログおよびミックスドシグナルシステムの設計およびシミュレーションを行います。

ビデオ

SerDes Toolbox とは

SerDes Toolbox を使用して、DDR、PCI Express、イーサネットなどの高速相互接続用の SerDes システムを設計し、IBIS-AMI モデルを生成します。

ビデオ

Simscape Electrical とは

Simscape Electrical を使用して電子、メカトロニクス、および電力システムをモデル化およびシミュレーションします。

ビデオ

HDL Coder とは

HDL Coder は Verilog および VHDL コードの生成により、FPGA、SoC、および ASIC 向けの高位設計を可能にします。生成された HDL コードは、FPGA プログラミング、ASIC プロトタイピング、および量産設計に使用できます。

ビデオ

位相ノイズなどのデータシートの仕様を使用した PLL の設計と検証

Mixed-Signal Blockset を使用して、4GHz 付近で動作するデュアルモジュラスプリスケーラを備えた、市販の整数 N 型 PLL をモデル化します。位相ノイズ、ロック時間、および動作周波数などの PLL の性能を検証します。

ビデオ

自動車用センサーのモデルベースによるミックスドシグナル設計フロー

Allegro Microsystems が、ラピッドプロトタイピング、UVM ベースの検証の効率化、ミックスドシグナルセンサー IC 用 RTL コードの自動生成を行うために、MATLAB および Simulink をどのように活用しているかについて説明します。

ビデオ

Mixed-Signal Blocksetモデル

Mixed-Signal Blockset モデルでは、アナログ/デジタル統合の典型的なシステム例として、PLL、ADC、SerDes、SMPSなどのモデルと例を提供します。

アドオン

PLL モデルの設計、評価

この例では、リファレンスアーキテクチャを使用してシンプルな PLL を設計し、PLL Testbench を使用して PLL を検証する方法を示します。

ドキュメンテーション

フラッシュ ADC におけるメタスタビリティによる障害の影響

この例では、メタスタビリティが発生する確率を障害として追加することで、フラッシュ ADC をカスタマイズする方法と、その障害の測定法を示します。

ドキュメンテーション

フェーズ 2:Simscape でアナログモデリング

Simscape Electrical のアプリケーションとタスク

Simscape Electrical を使用したメカトロニクスシステムの設計電気機械アクチュエーターとハイブリッド電気自動車が設計過程でのシミュレーションの価値を示します。

ビデオ

リアルタイムのシミュレーション: 電動アクチュエータ

メカトロニクスアクチュエータモデルを C コードに変換し、ハードウェアインザループ構成でシミュレーションします。Simscape のパラメーターは、リアルタイムターゲット上で調整されます。

ビデオ

スイッチドキャパシタ方式のアナログデジタルコンバーター

この例では、シグマデルタ ADC (アナログデジタルコンバーター) がシグマデルタ変調を使用して、アナログ入力信号をデジタル出力信号に変換する方法を示します。

例

Simscape 基礎

この 1 日コースでは、Simscape を使ってさまざまな物理ドメインのシステムをモデル化し、それらをマルチドメインシステムとして Simulink 環境で統合する方法を学びます。

有料トレーニング

フェーズ 3:HDL コード生成によるデジタル設計

MATLAB を使用した FPGA 設計 (5 ビデオ)

5 部構成のこのビデオガイドでは、MATLAB を使った FPGA 設計について説明します。FPGA や ASIC ハードウェアに信号処理アルゴリズムをターゲティングする際に考慮すべき重要な要素をご紹介します。

ビデオ

FPGA および ASIC ハードウェア用の浮動小数点 HDL の生成

単精度、倍精度、または半精度の浮動小数点モデルから、ターゲットに依存しない論理合成可能な VHDL または Verilog コードを直接生成します。

ビデオ

FPGA プログラミングの固定小数点を簡単に

固定小数点演算の背後にある基本的な概念と、この知識を適用して FPGA ハードウェアに効率的に設計を実装する方法を学びます。

ビデオ

有料トレーニング

FPGA 向け DSP

この 3 日間のコースでは、FPGA ファブリック内の実装の観点から DSP (デジタル信号処理) の基礎を復習します。

有料トレーニング

フェーズ 4:ミックスドシグナル検証の概要

HDL Verifier とは

HDL Verifier を使用して FPGA、ASIC、SoC 設計をテストおよび検証します。HDL シミュレーターとのコシミュレーションを使用して、MATLAB または Simulink 上で実行するテストベンチで RTL を検証します。これらのテストベンチを開発ボードで使用して、ハードウェアでの HDL 実装を検証します。

ビデオ

アナログミックスドシグナル検証のための SystemVerilog DPI の生成

アナログ/ミックスドシグナル Simulink モデルを SystemVerilog シミュレーターにエクスポートします。

ビデオ

Simulink とのコシミュレーション用 HDL のインポート

HDL Verifier を使用して、Simulink とのコシミュレーション用に手書きかレガシーの VHDL または Verilog をインポートします。

ビデオ

Cadence Spectre を活用した SPICE モデルのコシミュレーション

Cadence Spectre の詳細なアナログシミュレーションを使用してコシミュレーションを行います。

ビデオ

MATLAB および Simulink を使用した PLL 設計

PLL シミュレーションはよく遅延し、開発プロジェクトの時間を延ばします。PLL 設計を加速するため、エンジニアは MathWorks のツールを使用しています。これらのツールはフィードバックを効率的にモデリングし、アナログおよびデジタルコンポーネントを一緒にシミュレーションして要約することを可能にします。

ビデオ