入門
ミックスドシグナルシステムの例、ビデオ、チュートリアルを見ていきましょう
Mixed-Signal Blockset を使用して、ADC や PLL などのアナログおよびミックスドシグナル システムの設計およびシミュレーションを行います。
ビデオ
SerDes Toolbox を使用して、DDR、PCI Express、イーサネットなどの高速相互接続用の SerDes システムを設計し、IBIS-AMI モデルを生成します。
ビデオ
Simscape Electrical を使用して電子、メカトロニクス、および電力システムをモデル化およびシミュレーションします。
ビデオ
HDL Coder は Verilog および VHDL コードの生成により、FPGA、SoC、および ASIC 向けの高位設計を可能にします。生成された HDL コードは、FPGA プログラミング、ASIC プロトタイピング、および量産設計に使用できます。
ビデオ
Mixed-Signal Blockset を使用した位相同期回路の理解
Mixed-Signal Blockset を使用して、4GHz 付近で動作するデュアル モジュラス プリスケーラを備えた、市販の整数 N 型 PLL をモデル化します。位相ノイズ、ロック時間、および動作周波数などの PLL の性能を検証します。
ビデオ
自動車用センサーのモデルベースによるミックスドシグナル設計フロー
Allegro Microsystems が、ラピッド プロトタイピング、UVM ベースの検証の効率化、ミックスド シグナル センサー IC 用 RTL コードの自動生成を行うために、MATLAB および Simulink をどのように活用しているかについて説明します。
ビデオ
Mixed-Signal Blockset モデルでは、アナログ/デジタル統合の典型的なシステム例として、PLL、ADC、SerDes、SMPSなどのモデルと例を提供します。
アドオン
この例では、リファレンス アーキテクチャを使用してシンプルな PLL を設計し、PLL Testbench を使用して PLL を検証する方法を示します。
ドキュメンテーション
フラッシュ ADC におけるメタスタビリティによる障害の影響
この例では、メタスタビリティが発生する確率を障害として追加することで、フラッシュ ADC をカスタマイズする方法と、その障害の測定法を示します。
ドキュメンテーション
Simscape Electrical のアプリケーションとタスク
Simscape Electrical を使用したメカトロニクス システムの設計電気機械アクチュエーターとハイブリッド電気自動車が設計過程でのシミュレーションの価値を示します。
ビデオ
メカトロニクス アクチュエータ モデルを C コードに変換し、ハードウェアインザループ構成でシミュレーションします。Simscape のパラメーターは、リアルタイム ターゲット上で調整されます。
ビデオ
スイッチドキャパシタ方式の アナログ デジタル コンバーター
この例では、シグマデルタ ADC (アナログ デジタル コンバーター) がシグマデルタ変調を使用して、アナログ入力信号をデジタル出力信号に変換する方法を示します。
例
この 1 日コースでは、Simscape を使ってさまざまな物理ドメインのシステムをモデル化し、それらをマルチドメイン システムとして Simulink 環境で統合する方法を学びます。
有料トレーニング
5 部構成のこのビデオガイドでは、MATLAB を使った FPGA 設計について説明します。FPGA や ASIC ハードウェアに信号処理アルゴリズムをターゲティングする際に考慮すべき重要な要素をご紹介します。
ビデオ
FPGA および ASIC ハードウェア用の浮動小数点 HDL の生成
単精度、倍精度、または半精度の浮動小数点モデルから、ターゲットに依存しない論理合成可能な VHDL または Verilog コードを直接生成します。
ビデオ
固定小数点演算の背後にある基本的な概念と、この知識を適用して FPGA ハードウェアに効率的に設計を実装する方法を学びます。
ビデオ
この 2 日間のコースでは、HDL Coder と HDL Verifier を使用して、Simulink モデルから HDL コードを生成し、検証する方法について説明します。
有料トレーニング
この 3 日間のコースでは、FPGA ファブリック内の実装の観点から DSP (デジタル信号処理) の基礎を復習します。
有料トレーニング
HDL Verifier を使用して FPGA、ASIC、SoC 設計をテストおよび検証します。HDL シミュレーターとのコシミュレーションを使用して、MATLAB または Simulink 上で実行するテストベンチで RTL を検証します。これらのテストベンチを開発ボードで使用して、ハードウェアでの HDL 実装を検証します。
ビデオ
アナログ ミックスドシグナル検証のための SystemVerilog DPI の生成
アナログ/ミックスドシグナル Simulink モデルを SystemVerilog シミュレーターにエクスポートします。
ビデオ
Simulink とのコシミュレーション用 HDL のインポート
HDL Verifier を使用して、Simulink とのコシミュレーション用に手書きかレガシーの VHDL または Verilog をインポートします。
ビデオ
Cadence Spectre を活用した SPICE モデルのコシミュレーション
Cadence Spectre の詳細なアナログ シミュレーションを使用してコシミュレーションを行います。
ビデオ
QAM トランシーバーモデル向けの HDL テストベンチの構築
この例では、SystemVerilog DPI-C コンポーネント生成を使用して、ビヘイビアレベルのテストベンチを構築する方法を示します。
例
