Mixed-Signal Blockset
アナログシステムおよびミックスドシグナル システムの設計、解析、およびシミュレーション
Mixed-Signal Blockset™ には、コンポーネントと障害のモデル、解析ツール、ミックスドシグナル集積回路 (IC) の設計と検証用テストベンチが用意されています。
PLL、データコンバーター、その他のシステムをさまざまなレベルの抽象度でモデル化することができます。これらのモデルは、複雑な DSP アルゴリズムや制御ロジックとともに、ミックスドシグナル コンポーネントのシミュレーションに使用することができます。モデルをカスタマイズして、ノイズ、非線形性、ジッター、量子化の影響などの障害を含めることができます。トランジスタレベルで IC をシミュレーションすることなく、可変ステップの Simulink® ソルバーを使用した高速システムレベル シミュレーションによって、実装のデバッグや設計上の欠陥を特定することができます。
Mixed-Signal Analyzer アプリを使用して、ミックスドシグナル データの解析、傾向の特定、可視化を行うことができます。Cadence Virtuoso ADE MATLAB Integration オプションでは、回路レベルのシミュレーション結果のデータベースを MATLAB® にインポートすることができます。また、SPICE ネットリストをインポートし、IC 設計から抽出した寄生素子を使用して、線形時不変回路を作成または修正することもできます。このブロックセットには、シミュレーション結果を後処理して、仕様の検証、特性の当てはめ、測定結果の報告を行うための解析機能が用意されています。
詳細を見る:
Mixed-Signal Analyzer アプリ
Mixed-Signal Analyzer アプリを使用して、時間領域および周波数領域にあるミックスドシグナル・データの対話的な可視化、解析、および傾向の特定を行います。Cadence Virtuoso ADE MATLAB Integration オプションでは、回路レベルの過渡状態、AC、DC、シミュレーション結果のデータベースを MATLAB にインポートできます。
Mixed-Signal Analyzer アプリにインポートされた Cadence Virtuoso ADE データベース。
PLL 設計
位相同期回路 (PLL) をシステムレベルで設計およびシミュレーションします。一般的に利用されるアーキテクチャには、整数 N 型 PLL (シングルまたはデュアル モジュラス プリスケーラを使用)、またはフラクショナル N 型 PLL (アキュムレータまたはデルタシグマ モジュレータを使用) などがあります。設計の開ループおよび閉ループ応答を検証し、可視化します。
ADC および DAC の設計
アナログデジタル データ コンバーター (ADC) とデジタルアナログ データ コンバーター (DAC) をシステムレベルで設計およびシミュレーションします。一般的に利用されるアーキテクチャは、フラッシュ ADC および逐次近似レジスタ (SAR) ADCと、バイナリ重み付け DAC およびセグメント化 DAC です。
タイムスコープを使用した SAR ADC。
基本ブロックライブラリ
基本ブロックを使用して、ミックスドシグナル システムを設計します。扱える構成要素は、電荷ポンプ、ループフィルター、位相周波数検知器 (PFD)、電圧制御発振器 (VCO)、クロック分周器、サンプリング クロック ソースなどです。Simscape Electrical™ を利用して、より低い抽象度レベルでアナログモデルをさらに調整することができます。
PLL 基本ブロックライブラリ。
SPICE ネットリストのインポート
SPICE ネットリストをインポートし、Linear Circuit Wizard ブロックを使用した IC 設計から抽出した寄生素子で線形時不変回路を作成または修正することができます。
3 次パッシブ・ループ・フィルターの SPICE ネットリストとその結果として得られる伝達関数。
タイミングの不完全性
フィードバックループの立ち上がり/立ち下がり時間、有限スルーレート、可変時間遅延をモデル化します。タイミング効果をモデル化することで、安定性を評価し、ロック時間を推定するためのシミュレーションを実行できます。
位相ノイズとジッター
ADC のアパーチャジッターをモデル化し、VCO や PLL 周波数領域の任意の位相ノイズプロファイルを特定します。アイ ダイアグラム ブロックで効果を可視化します。
VCO のパワースペクトルと位相ノイズプロファイル。
テストベンチ
PLL のロック時間、位相ノイズプロファイル、動作周波数を測定し、VCO、PFD、電荷ポンプなど基本ブロックの性能を特性評価します。AC と DC の特性、ADC のアパーチャジッターを測定します。
DC および AC 性能を測定するための ADC テストベンチ。
IC シミュレーション環境との統合
コシミュレーションによって、または HDL Verifier™ を利用して SystemVerilog モジュールを生成することで、システムレベルのミックスドシグナル モデルを IC 設計環境で再利用します。システムのデジタル部分については、HDL Coder™ を使用して論理合成可能な HDL コードを生成することができます。
