Reuse of Simulink Components Within Chip-Level Design and Verification Environments
Simone Saracino, STMicroelectronics
Diego Alagna, STMicroelectronics
To keep pace with market needs for performance and cost efficiencies, the architecture of integrated circuits (ICs) needs to be highly optimized. Many semiconductor engineering teams are using Simulink® as their main tool to perform such optimizations, since it allows them to easily model and simulate multidomain systems, including analog and digital components. Moreover, this approach enables verification activities within Simulink, before the implementation phase has started, allowing engineers to find bugs early and shorten lead times. In this presentation, you will learn how Simulink design models and testbenches can be reused throughout the IC design cycle. We will demonstrate how design models can be converted to synthesizable RTL through HDL code generation and how Simulink verification components can be reused within UVM verification environments, avoiding duplication of effort between system-level activities (performed within Simulink) and RTL-level activities (performed using EDA tools).
Published: 30 May 2022
Related Products
Learn More
Featured Product
Simulink
Up Next:
Related Videos:
Web サイトの選択
Web サイトを選択すると、翻訳されたコンテンツにアクセスし、地域のイベントやサービスを確認できます。現在の位置情報に基づき、次のサイトの選択を推奨します:
また、以下のリストから Web サイトを選択することもできます。
最適なサイトパフォーマンスの取得方法
中国のサイト (中国語または英語) を選択することで、最適なサイトパフォーマンスが得られます。その他の国の MathWorks のサイトは、お客様の地域からのアクセスが最適化されていません。
南北アメリカ
- América Latina (Español)
- Canada (English)
- United States (English)
ヨーロッパ
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
アジア太平洋地域
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)