Signal Integrity Toolbox

シリアルリンク解析

Serial Link Designer アプリを使用すると、マルチギガビット シリアルリンクのエンドツーエンドのプリレイアウト解析を実行できます。IBIS-AMI モデル、PCB トレース、ビア、コネクタを使用すると、損失、反射、クロストークなどを解析できます。

パラレルリンク解析

Parallel Link Designer アプリを使用すると、セットアップとホールドのタイミングに加え、高速パラレルリンクの電圧余裕を判断できます。パラレル インターフェイスを解析して、タイミングとシグナル インテグリティの制約条件への準拠を確認します。

規格への準拠

PCIe、DDR、USB、イーサネット、その他の規格に利用可能な 40 以上のコンプライアンス キットのいずれかを使用して、シリアルリンクとパラレルリンクが業界標準に準拠しているかを確認します。

設計空間の探索

パラメーターとチャネルをスイープして実験計画法を実行します。Parallel Computing Toolbox™ を使用すると、大規模な解析を高速化できます。

シミュレーション用の IBIS-AMI モデル

Signal Integrity Link を使用して SerDes Toolbox™ から直接 IBIS-AMI モデルを構築し、インポートすることで、ワークフローを簡略化します。あるいは、サードパーティの IC 企業が提供する IBIS-AMI モデルを使用して、シリアルリンクとパラレルリンクのパフォーマンスを解析します。

ポストレイアウト検証

RF PCB Toolbox™ を使用して、シグナル インテグリティのポストレイアウト検証用に、PCB 回路図をインポートするワークフローを作成します。

波形の可視化

Signal Integrity Viewer アプリを使用して、S パラメーターと HSPICE モデルから波形と比較プロットを作成します。