Main Content

検証

HDL テスト ベンチ、コシミュレーション、または FPGA インザループを使用した、生成された HDL コードのシミュレーションと検証

HDL テスト ベンチ、コシミュレーション (HDL Verifier™ が必要)、または FPGA インザループ (HDL Verifier が必要) を使用して、生成されたコードを検証できます。

FPGA インザループ (FIL) シミュレーションでは、このソフトウェアに厳密に同期する FPGA ボードを使用して Simulink® または MATLAB® シミュレーションを実行できます。ワークフロー アドバイザーで FIL を使用する場合、HDL Coder™ は読み込まれた設計から HDL コードを作成します。FPGA-in-the-Loop (HDL Verifier)を参照してください。

トピック

HDL テスト ベンチ

コシミュレーション

FPGA インザループ

関連情報