速度と面積の最適化

リソースの共有、ストリーミング、パイプライン、RAM マッピングによる改善

ターゲットハードウェアに対し、速度と面積の最適化を使用して、タイミングおよび面積の要件を満たす HDL コードを MATLAB^® 関数から生成します。面積の最適化は、設計のリソース使用率を削減します。速度の最適化は、クリティカルパスを最適化することで設計がより高い周波数で実行されるように、ターゲット FPGA での設計のタイミングを改善します。HDL Coder™ に関する最適化の各タイプの詳細については、HDL Coder での速度および面積の最適化を参照してください。

関数

`coder.hdl.loopspec`	Unroll or stream loops in generated HDL and High-Level Synthesis (HLS) code
`coder.hdl.pipeline`	MATLAB 式の出力にパイプラインレジスタを挿入
`coder.hdl.ramconfig`	Specify RAM mapping configuration for persistent array variables (R2023b 以降)
`hdl.npufun`	Apply neighborhood processing and element-wise operations to incoming image or matrix for frame-to-sample conversion (R2022b 以降)
`hdl.iteratorfun`	Apply iterative operation to an incoming image or matrix for frame-to-sample conversion (R2022b 以降)

トピック

最適化の基礎

HDL Coder での速度および面積の最適化
さまざまな速度および面積の最適化と、設計の最適化方法を確認。
クロックイネーブルの速度の指定
クロックイネーブルを設計のベース速度または入力データ速度で実行するように設定します。
クロックイネーブルの最小化
クロックイネーブルのないレジスタのコードを生成。
定数乗算器の最適化
定数乗算器の最適化とは何か、およびこの最適化を指定する方法。

面積の最適化

永続配列と dsp.Delay オブジェクトの RAM へのマッピング
永続配列と dsp.Delay オブジェクトをハードウェアの RAM にマッピングして、ターゲットデバイス上の使用面積を削減します。
ROM への行列のマッピング
行列定数を ROM にマッピングするには、次の条件があります。
Apply RAM Mapping to Optimize Area
Map elements to RAM to optimize area on your target hardware.
Map Matrices to Block RAMs to Reduce Area
This example shows how to use the RAM mapping optimization in HDL Coder™ to map persistent matrix variables to block RAMs in hardware.
Loop Streaming to Reduce Area
This example shows how to use the design-level loop streaming optimization in HDL Coder™ to optimize area.

速度の最適化

MATLAB コードのパイプライン化
パイプラインは、レジスタをハードウェアの戦略的な場所に挿入してクリティカルパスを分割することで、最大クロック速度の向上に役立ちます。
MATLAB 式のパイプライン
MATLAB 式の出力へのレジスタの挿入
MATLAB ループの最適化
面積または速度のためのループの最適化
分散型パイプライン方式
分散型パイプライン方式の定義、利点およびコスト
クロックレートパイプライン
パイプラインレジスタを低速のデータレートではなく、高速のクロックレートで挿入する

I/O の最適化

フレームベースのアルゴリズムからの HDL コード生成
HDL Coder のフレームからサンプルへの変換を使用してサンプルベースおよびピクセルベースのハードウェアをターゲットにすることで、フレームベースのアルゴリズムから合成可能な HDL コードを生成し、I/O 消費量およびプロトタイピングの時間を削減する。
Use Neighborhood, Reduction, and Iterator Patterns with a Frame-Based Model or Function for HDL Code Generation
Generate HDL code from a frame-based design that models neighborhood, reduction, and iterator patterns.

注目の例

Optimize Clock Speed for MATLAB Code by Using Adaptive Pipelining

Use the adaptive pipelining optimization in HDL Coder to optimize clock speed for a MATLAB design.

スクリプトを開く

Distributed Pipelining for Clock Speed Optimization

Use the distributed pipelining and loop unrolling optimizations in HDL Coder™ to optimize clock speed.

スクリプトを開く

乗算器のリソース共有による面積の削減

この例では、HDL Coder™ でリソース共有最適化を使用する方法を示します。この最適化では、MATLAB® コードに含まれる機能的に等価な乗算器の演算を特定し、設計面積を最適化するためにそれらを共有します。設計で共有する乗算器の数を制御できます。

スクリプトを開く

Constant Multiplier Optimization to Reduce Area

Perform a design-level area optimization in HDL Coder™ by converting constant multipliers into shifts and adds using canonical signed digit (CSD) techniques. The CSD representation of multiplier constants for example, in gain coefficients or filter coefficients) significantly reduces the area of the hardware implementation.

スクリプトを開く

Optimize Feedback Loop Design and Maintain High Data Precision for HDL Code Generation

Optimize a feedback loop design and maintain high data precision for HDL code generation by using native floating point and clock-rate pipelining when generating HDL code from a MATLAB® design.

スクリプトを開く