Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

速度と面積の最適化

リソースの共有、ストリーミング、パイプライン、RAM マッピングによる改善

関数

coder.hdl.loopspecUnroll or stream loops in generated HDL code
coder.hdl.pipelineInsert pipeline registers at output of MATLAB expression

トピック

最適化の基礎

HDL Coder での速度および面積の最適化

さまざまな速度および面積の最適化と、設計の最適化方法を確認。

クロック イネーブルの速度の指定

クロック イネーブルを設計のベース速度または入力データ速度で実行するように設定します。

クロック イネーブルの最小化

クロック イネーブルのないレジスタのコードを生成する

定数乗算器の最適化

定数乗算器の最適化とは何か、およびこの最適化を指定する方法

面積の最適化

永続配列と dsp.Delay の RAM へのマッピング

HDL ワークフロー アドバイザーで [MATLAB から HDL へのワークフロー][コード生成][最適化] タブを選択します。

ROM への行列のマッピング

行列定数を ROM にマッピングするには、次の条件があります。

MATLAB コードの RAM マッピング

RAM マッピングとは、MATLAB® コードのストレージと遅延の要素を RAM にマッピングする面積の最適化です。

MATLAB コードの RAM マッピングの比較

hdl.RAMdsp.Delay、永続配列変数およびユーザー定義 System object™ のプライベート プロパティは RAM にマップできますが、異なる属性をもちます。

速度の最適化

MATLAB コードのパイプライン化

パイプラインは、レジスタをハードウェアの戦略的な場所に挿入してクリティカル パスを分割することで、最大クロック速度の向上に役立ちます。

MATLAB 式のパイプライン

MATLAB 式の出力へのレジスタの挿入

MATLAB ループの最適化

面積または速度のためのループの最適化

分散型パイプライン方式

分散型パイプライン方式の定義、利点およびコスト

注目の例