Main Content

クロック イネーブルの速度の指定

クロック イネーブルの速度を指定する理由

HDL Coder™ で面積の最適化を行うと、設計 (DUT) の一部がアップサンプリングされることがあり、必要な DUT クロック周波数が大きくなる場合があります。

設計のアップサンプリングが行われる場合には、新しいクロック周波数と元のクロック周波数の比を示すメッセージが表示されます。たとえば、次のメッセージは設計で新しく必要とされるクロック周波数が元のクロック周波数の 4 倍であることを示しています。

The design requires 4 times faster clock with respect to the base rate = 1

このように周波数が大きくなると、クロック イネーブルの出力は元のクロック周波数よりも速度が遅くなるため、クロック イネーブルの入力と出力との間に速度の不一致が生じます。

[クロック イネーブルの駆動速度] オプションを使用すると、クロック イネーブルの入力の速度を上げて実行 ([DUT ベース速度] を使用) するか、元のクロック周波数以下の速度で実行 ([入力データ速度] を使用) するかを選択することができます。

クロック イネーブルの速度の指定方法

  1. HDL ワークフロー アドバイザーで [MATLAB から HDL へのワークフロー][HDL コード生成] を選択します。[クロックと端子] タブをクリックします。

  2. [クロック イネーブルの駆動速度] オプションで [入力データ速度] または [DUT ベース速度] を選択します。

    [クロック イネーブルの駆動速度] オプションクロック イネーブルの動作
    [入力データ速度] (既定の設定)

    クロック イネーブルの入力のアサーション 1 つに対してクロック イネーブルの出力のアサーション 1 つが生成されます。

    クロック イネーブルの入力は最大 N クロックごとに 1 回の速度でアサートできます。ここで N は、アップサンプリング後のクロック速度を元のクロック速度で除算した値です。

    たとえば、"The design requires 4 times faster clock with respect to the base rate = 1" というメッセージが表示された場合、クロック イネーブルの入力の最大速度は 4 クロックに 1 回です。

    DUT ベース速度

    クロック イネーブルの入力の速度は、クロック イネーブルの出力の速度と一致しません。入力データによってクロック イネーブルの入力を N 回アサートすることで、クロック イネーブルの出力のアサーションが 1 つ取得できます。ここで N は、アップサンプリング後のクロック速度を元のクロック速度で除算した値です。

    たとえば、"The design requires 4 times faster clock with respect to the base rate = 1" というメッセージが表示された場合、クロック イネーブルの出力のアサーションを 1 つ取得するためには、クロック イネーブルの入力を 4 回アサートしなければなりません。